计算机组成原理课程设计-研制一台多累加器结构的实验计算机汇.docVIP

课程设计任务书 学 院 信息科学与工程学院 专 业 计算机科学与技术 学 生 姓 名 学 号 题 目 研制一台多累加器结构的实验计算机 内容及要求： 利用FD-CES实验仪提供的硬件资源，通过设计（包括整机结构设计、指令设计、微指令设计、微程序设计、调试程序设计等）、组装、调试三个步骤研制一台微程序控制的实验计算机。 设计总要求： 实验计算机整机应由如下几个模块组成：运算器、指令部件、内存、微程序控制器、总线缓冲电路、启停和时序控制电路。 运算器采用单累加器多寄存器结构。 操作数寻址方式采用以下几种： 直接地址寻址 (addr)-﹥A，或（A）-﹥addr 寄存器直接寻址 (Ri)-﹥A，或 （A）-﹥Ri 寄存器间接寻址 ((Ri))-﹥A，或 （A）-﹥(Ri) 立即数寻址 data-﹥A，或data-﹥Ri 指令系统按16条指令规模设计，主要设计如下几条指令： MOV A，#data LDA addr STA addr JC addr RLC A HALT 用所设计的指令编写调试程序：将内存某个单元（addr1）中内容乘以2，若出现进位，则将进位和结果分别存放到单元(addr3、addr2)中；否则将结果存放到单元(addr2)中，然后用停机指令停机，从控制台检查addr2存放的结果。 任务交付：1.程序源代码；2课程设计论文及电子文档。 进度安排： 第17周：布置课程设计任务，查阅资料，分组设计。 第18周：实验室组装和调试。 第19周：验收、答辩，编写课程设计报告。 指导教师（签字）： 年 月 日 学院院长（签字）： 年 月 日 目录 一．实验计算机设计 3 1.整机逻辑框图设计，并画出整机的逻辑框图。 3 2.指令系统的设计。 4 3．微操作控制部件的设计。 6 4．设计组装实验计算机接线表 14 5．编写调试程序： 16 二．实验计算机的组装 16 三．实验计算机的调试 16 1.调试前准备 16 2.程序调试过程 18 四．心得体会 18 五．参考文献 18 题目 研制一台多累加器的计算机 一 实验计算机设计 1.整机逻辑框图设计，及整机的逻辑框图 此模型机是由运算器，控制器，存储器，输入设备，输出设备五大部分组成。 1运算器又是有299，74LS181完成控制信号功能的算逻部件，暂存器DR1，DR2，及三个通用寄存器R0，R1，R2等组成。 2控制器由程序计数器PC、指令寄存器、地址寄存器、时序电路、控制存储器及相应的译码电路组成。 3存储器RAM是通过CE和W/R两个微命令来完成数据和程序的的存放功能的。4输入设备是由置数开关SW控制完成的。输出设备有两位LED数码管和W/R控制完成的 7 6 5 4 3 2 1 符 号 尾 数 表1 数据格式 其中第7位符号位，数值表示范围是：-1≤X≤1 2.2指令格式： （1）算术逻辑指令 设计9条单字长算术逻辑指令，寻址方式采用寄存器直接寻址。其格式如下： 7 6 5 4 3 2 1 0 OP-CODE rs rd 表2寻址方式 其中OP-CODE为操作码，rs为源寄存器，rd为目的寄存器，并规定： Rs或rd 选定寄存器 00 R0 01 R1 10 R2 表3寄存器表 9条算术逻辑指令的名称、功能和具体格式见表3。 （2）存储器访问及转移指令 设计的2条访问指令，即存数（STA），取数（LDA），2条转移指令，即无条件转移（JMP），结果为零或有进位转移指令（BZC），指令格式如下： 7 6 5 4 3 2 1 0 00 M OP-CODE rd D 表4 存储器的访问表 其中OP-CODE为操作码，rd为寄存器。M为寻址模式，D为位移量，D随M的不同其定义也不相同，寻址定义如下： 寻址模式M 有效地址E 说 明 00 E=D 直接寻址 01 E=（D） 间接寻址 10 E=（R1）+D R1变址寻址 11 E=（PC）+D 相对寻址 表5寻址模式表 注：本机规定变址寄存器R1指定为寄存器R2。 （3）I/O指令 输入（IN）和输出（OUT）指令采用单字节指令，格式如下 7 6 5 4 3 2 1 0 OP-CODE