ARM处理器核教学课件.pptVIP

处理器核和CPU核 ARM处理器核是系统中的引擎 读指令并执行 在一个芯片中，可能集成了： 和处理器核密切相关的元件，如：Cache和存储器管理元件 与系统部件无关，如：信号处理硬件 可能还包含多个ARM处理器核 典型的ARM处理器核： ARM7TDMI、ARM9TDMI、ARM10TDMI等 CPU核: 微处理器核+Cache+存储器管理硬件 ARM710T/720T/740T,StrongARM、ARM920T/940T、ARM1020E等 Development of the ARM Architecture 满足不同应用的ARM处理器 ARM11 芯片已经面世 ARM11 300-700+ MHz SIMD 指令扩展支持更丰富的多媒体应用 40家授权芯片公司，一些已开始量产 目前最快的嵌入式处理器 最快的处理器提供超过2000 DMIPS 的性能 运行于 1GHz 频率 (90nm or 65nm 制造工艺) 功耗小于 300mW Cortex-M3 实现 $1 ARM芯片 ARM’s Ecosystem= Market Growth and Innovation 领先嵌入式处理器技术发展讨论 多处理器技术 单处理器技术的性能提升终有一天会遭遇瓶颈 对嵌入式系统而言，尤其要考虑付出的代价 把任务进行并行分解是理想的选择 ARM MPcore可以集成1-4个ARM11处理器 关键是要提供给软件开发者一个友好的编程界面 64位处理器？ 哪儿是系统性能瓶颈？ 是需要64位地址还是64位数据？ 嵌入式系统比PC有更好的条件来解决系统性能和带宽问题 PC系统在主板上，扩展系统带宽需要扩大每个组件的接口带宽 SoC只需扩展片内总线，非常容易实现 AMBA支持8-1024位总线宽度 许多SoC设计以及ARM处理器内部已经使用64位数据总线 9.1 ARM7TDMI 简介 9.1 ARM7TDMI 简介 ARM7TDMI 简介 ARM7TDMI内核 ARM7TDMI 三级流水线 ARM7TDMI指令流水线 为增加处理器指令流的速度，ARM7 系列使用3级流水线。 允许多个操作同时处理，而非顺序执行。 PC指向正被取指的指令，而非正在执行的指令。 ARM7TDMI指令流水线 LDR 流水线举例 该例中，用6周期执行了4条指令 指令周期数 (CPI) = 1.5 分支流水线举例 流水线被阻断 注意:内核运行在ARM状态 ARM7TDMI 存储器访问 ARM7TDMI组织 ARM7TDMI处理器内部由处理器核、用于边界扫描的TAP控制器和在线仿真器ICE组成。双向数据总线D[31：0]被分割成单向输入和输出总线，以便于与外部存储器兼容。 ARM7TDMI硬件接口 ARM7TDMI时钟控制 mclk:处理器所有的状态由存储器时钟mclk控制 \wait:访问低速设备时，使用\wait跳过时钟周期 eclk:eclk时钟输出反映了处理器使用的时钟 注意： 由于内部时钟实际上正好是mclk和\wait的逻辑“与”，因此，只有当mclk为低时\wait才能变化 eclk在调试模式下反映的是调试时钟的行为 存储器接口 存储周期的基本类型： 空闲周期 非顺序周期 顺序周期 协处理器寄存器传送周期 存储器接口 ARM的总线接口信号分成4类(以ARM7TDMI为例说明): 时钟和时钟控制信号：MCLK、ECLK、nRESET、nWAIT。 地址类信号：A[31..0]、nRW、MAS[1..0]、nOPC、nTRANS、LOCK、TBIT。 存储器请求信号：nMREQ、SEQ。 数据时序信号：D[31..0]、DIN[31..0]、DOUT[31..0]、ABORT、BL[3..0]。 存储器接口 ARM的总线接口可以实现4种不同类型的总线周期。 ARM7TDMI核存储器和MMU接口时序 MMU接口 \trans (translation control), 0: user mode, 1: privileged mode \mode[4:0], bottom 5 bits of the CPSR (inverted) Abort, disallow access 状态(State) T bit, whether the processor is currently executing ARM or Thumb instructions 配置(Configuration) Bigend, big-endian or little-endian 中断(Interrupt) \fiq, fast interrupt request, higher priority \irq, normal interrupt request isyn