PXA255开发平台.pptVIP

　　 　　 　　 Intel XScale—采用ARMV5TE XScale微架构处理器的时钟可以达1GHz、功耗1.6W，能达到1200MIPS，是最高端的嵌入式处理器之一 型号：IOP310、IOP321、PXA210 、PXA 25X、 PXA 26X、 PXA 27X 采用7/8级超级流水线 支持多媒体处理技术 指令快存(I-Cache)： 32K字节 XScale系统结构----  XScale超级流水线 PXA255拥有7级超级流水线，主要由主流水线、MAC流水线和内存访问流水线组成。是与SA的最大不同特点之一。 XScale系统结构----  XScale超级流水线 主流水线 F1/F2指令读取 ID指令译码 RF寄存器文件/移位级 X1执行级 X2执行级 XWB写回级 XScale系统结构----  XScale超级流水线 MAC流水线 执行所有的乘/累加指令。它执行40位累加寄存器acc0和能把指令值转化成普通的ARM 寄存器值。 当MAC在处理一条指令的时候其他的指令不允许进入到M1中，除非原来的指令在下一个周期中处理完成（非流水）。 MAC单元执行开始于M1，接受2个32位操作数，N个周期后完成并返回寄存器文件。 XScale系统结构----  XScale超级流水线 内存访问流水线 内存流水线有D1、D2和DWB3级构成，独立完成指令的装载和存储。 执行完X1后开始执行D1级，计算有效的存/取地址；在D2级数据cache和小型数据cache返回目的数据；DWB级进行填入缓冲器和写入缓冲器操作。 XScale系统结构----  XScale乘/累加MAC XScale为了多媒体的应用，支持SIMD 例如：MIAPH指令，执行2个16x16位乘法，然后与40位累加器相加，即2个32位寄存器可以看作为2对16位寄存器，先高16位相乘并与累加器进行相加；低16位也相乘后与累加器相加，这2个结果相加后再送到寄存器文件中。 XScale系统结构----  内存管理 提供内存访问保护和虚拟地址到物理地址的转换 支持指令TLB 支持数据TLB (Translation Look-aside Buffer，TLB，转换搜索缓存) XScale系统结构----  指令Cache 容量为32K 32路组相联 每路由8个字(32字节)和一位有效位 (思考：有几组?) 循环替换算法 XScale系统结构----  指令Cache XScale系统结构----  数据Cache 容量32KB 32路组相联 每路包含32字节和1个有效位，2个dirty位，分别对应低16位字节和高16位字节 采用循环替换法 XScale系统结构----  转移目标缓冲器BTB ? BTB由有128入口的直接映像cache构成 每个入口由TAG分支地址、DATA数据目标地址和2位历史位组成。 XScale系统结构----  性能监视 提供2个32位性能计数器，对2个独立事件同时监视。 1个32位时钟计数器，联合性能计数器记录内核时钟数。 当计算突发事件时计数器将监测到一个特定事件的发生； 当测量持续事件时计数器将记录处理器时钟周期数当指定条件为真时事件发生。 所有的这些计数器都有对应的IRQ和FIQ资源。 XScale的性能监视模块可以通过协处理器CP14的寄存器0-3进行控制。 XScale系统结构----  电源管理 XScale合并电源管理和时钟管理来控制时钟和管理电源。 控制每一个运行模式的时钟频率和管理不同电源管理模式下的性能与功耗间的优化。 XScale系统结构----  调试 不使用扫描部件，而是通过微小型I cache,并采用调试代