集成电路制造工艺(双极).ppt

* * 第一章 双极集成电路制造工艺 双极集成电路的基本工艺 双极集成电路中元件结构 1. 二极管 （PN结） 正方向 反方向 V I 电路符号： + - 有电流流过 没有电流流过 对于硅二极管，正方向的 电位差与流过的电流大小 无关，始终保持0.6V-0.7V P-Si N-Si + - 1. 二极管 （PN结） n p 一、 PN 结的制造工艺流程 SiO2 N 热氧化 涂光刻胶（正） 选择曝光 显影（第 1 次图形转移） 去胶 刻蚀（第 2 次图形转移） P N 掺杂 CVD 淀积 SiO2 膜 蒸发镀铝膜 光刻引线孔 光刻铝电极 2. 双极型 晶体管 p n p B端 E端 C端 E C B n p n B端 E端 C端 C B E N P N B E C P N P B E C C B E N P N B E C ? B E C n p N+ B E C §1.1.1 双极集成电路中元件的隔离 B E C n p n B E C n p n C B E C B E E B E B C B E C p n B E C p n n n 双极集成电路中元件的隔离 介质隔离 PN隔离 B E C p n+ n B E C p n n+ n+ n+ n+ n+ P-Si P+ P+ P+ S 隐埋层作用：1. 减小寄生pnp管的影响 2. 减小集电极串联电阻 绝缘介质隔离(DI—Dielectric Isolation) (a) 氧化，光刻 (b) 各向异性腐蚀，刻出V形槽 (c) 热生长1μm的SiO2 (d) 生长250μm的多晶硅 (e)研磨背面的单晶硅，直到磨出单晶硅岛为止 (f) 在硅岛上制作各种类型的器件 §1.1.2 双极集成电路元件的形成过程、结构和寄生效应 B E C p n+ n-epi n+ P-Si P+ P+ S 四层三结结构的双极晶体管 发射区(N+型) 基区(P型) 集电区 (N型外延层) 衬底(P型) 双极集成电路元件断面图 n+-BL 双极集成电路等效电路 C B E p n+ n-epi n+ n+-BL P-Si P+ P+ S C(n) B(p) E(n+) npn pnp S(p) 等效电路 衬底接最低电位 NPN: 截止区和正向工作区→寄生PNP发射结是反偏的，影响不大； NPN: 饱和或反向工作状态→寄生PNP处于正向工作区，影响不能忽略 隐埋层抑制有源寄生效应： （1）埋层的下反扩散导致增加寄生PNP管的基区宽度，使非平衡少数载流子在基区的复合电流增加，降低基区电流放大系数?pnp?； （2）埋层的n+上反扩散导致寄生PNP管基区掺杂浓度增大，基区方块电阻减小，这将导致发射效率下降从而使寄生PNP管电流放大系数降低，还可降低rcs。 综上所述，各作用的结果使寄生PNP管的电流放大系数降至0.01以下，则有源寄生转变为无源寄生，仅体现为势垒电容的性质。 C B E p n+ n-epi n+ n+-BL P-Si P+ P+ S 利用 方块电阻 的概念， 可有更简单的表达式。方块电阻代表一个正方形薄层材料的电阻，记为 R口 。 对于均匀材料， 对于厚度方向（ x 方向 ）上不均匀的材料， 典型PN结隔离双极集成电路中元件的形成过程 1:衬底选择 确定衬底材料类型 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL P型硅(p-Si) 确定衬底材料电阻率 ρ≈10Ω.cm 确定衬底材料晶向 （111）偏离2~50 典型PN结隔离双极集成电路中元件的形成过程 2:第一次光刻----N+隐埋层扩散孔光刻 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL P-Si衬底 N+隐埋层 具体步骤如下： 1．生长二氧化硅（湿法氧化）： Si(固体)+ 2H2O ? SiO2（固体）+2H2 Si- 衬底 SiO 2 2．隐埋层光刻： 涂胶 腌膜对准 曝光 光源 显影 As掺杂（离子注入） 刻蚀（等离子体刻蚀） 去胶 N+ 去除氧化膜 3．N+掺杂： N+ P-Si Tepi C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL Tepi P-Si Tepi C B E p n+ n-epi n+