SDRAM内存详解(经典).pdfVIP

SDRAM 内存详解（经典） 我们从内存颗粒、 内存槽位接口、 主板和内存之间的信号、接口几个方面来详细阐述 SDRAM 内存条和主板内存系统的设计思路... 　　虽然目前 SDRAM 内存条价格已经接底线，内存开始向 DDR 和 Rambus 内存过渡。但是 由于 DDR 内存是在 SDRAM 基础上发展起来的，所以详细了解 SDRAM 内存的接口和主板设 计方法对于设计基于 DDR 内存的主板不无裨益。下面我们就从内存颗粒、内存槽位接口、主板 和内存之间的信号接口几个方面来详细阐述 SDRAM 内存条和主板内存系统的设计思路。 内存颗粒介绍 对于 DRAM （Dynamic Random Access Memory）内存我想凡是对于计算机有所了解的 读者都不会陌生。这种类型的内存都是以一个电容是否充有电荷来作为存储状态的标志，电容冲 有电荷为状态 1，电容没有电荷为状态 0。其最大优点是集成度高，容量大，但是其速度相对于 SRAM (Static Random Access Memory) 内存来说慢了许多。目前的内存颗粒封装方式有 许多种，本文仅仅以大家常见的 TSSOP 封装的内存颗粒为例子。 其各个管脚的信号定义和我们所使用的 DIMM 插槽的定义是相同的，对于不同容量的内存， 地址信号的位数有所不同。另外一个需要注意的地方就是其供电电路。Vcc 和 Vss 是为内存颗 粒中的存储队列供电，而 VccQ 和 VssQ 是为内存颗粒中的地址和数据缓冲区供电。两者的作用 不同。 我们对内存颗粒关心的问题主要是其颗粒的数据宽度（数据位数）和容量（寻址空间大小）。 而对于颗粒自检、颗粒自刷新等等逻辑并不需要特别深入的研究，所以对此我仅仅是一笔带过， 如果读者有兴趣的读者可以详细研究内存颗粒的数据手册。虽然内存颗粒有这么多的逻辑命令方 式，但是由于目前北桥芯片和内存颗粒的集成度非常高，只要在布线和元器件的选择上严格按照 内存规范来设计和制造，需要使用逻辑分析仪来调试 电路上的差错的情况比较少，并且在设计过 程 中尽量避免出现这种情况 。 168 线 DIMM 内存插槽的信号定义 　 我们目前 PC 和 Server 使用的内存大都是 168 Pins 的 SDRAM，区别只是其工作频率有 的可能是 100MHz 频率，有的可能是 133MHz 频率的。但是只要是 SDRAM，其 DIMM 插槽 的信号定义是一样的。而这些引脚得定义就是设计内存条和主板所必须遵从的规范。 内存引脚主要分为如下几类 ：地址引脚、数据引脚（包含校验位引脚）、片选等控制信号、时 钟信号。整个内存时序系统就是这些引脚上的信号配合产生。下面的表 中就是内存插槽的引脚数 量和引脚定义，对于一些没有定义或者是保留 以后使用的信号就没有列出来。 符号 功能 详细描述 DQ [0-63] I/O 数据输入/输出 CB [0-7] I/O ECC 内存的 ECC 校验输入/输出 A [0-13] I/O 地址选择 BA [0-1] Control Bank 选择 CS [0-3] Control 片选信号 RAS Control 行地址选择信号 CAS Control 列地址选择信号 DQMB [0-7] Control 数据掩码控制（DQ Mask）高有效* WE Control 写允许信号 CK [0-3] Clock 时钟信号 CKE [0-1] Clock 时钟允许信号** REGE Control 寄存器 (Registered) 允许信号 SA [0-2] I/O SPD 地址输入 SDA I/O SPD 数据输入/输出 SCL Clock SPD 时钟输入 WP Control 写保护 Vss Power 电源线 Vdd Power 地线 注 ： SPD Serial Presence Detect 内存序列存储芯片 RAS Row Address Strobe 行地址选择 CAS Column Address Strobe 列地址选择 * 在读模式时，控制芯片颗粒的 Buffers 数据输出 　　在写模式时，将芯片颗粒的 Buffers 中的数据写入芯片颗粒中的内存队列中 ** 当该信号为高时，时钟信号有 当该信号为低时，时钟信号无效，并且该信号会触发内存颗粒的低功耗模式、自刷新模式或 者挂起模式。 我们从 DIMM 插槽的引脚定义就可以计算 出来，每个 DIMM 槽位最大支持的内存数值 。该 数值实际上是寻址空间乘上数据宽度，所以每个 DIMM