北邮数字逻辑课程设计—数字频率计实验报告.docVIP

基于VHDL的数字频率计设计 作者：北京邮电大学 计算机学院 某人 概述 数字频率计是采用数字电路制成的实现对周期性变化信号的频率的测量。数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它的基本功能是测量正弦信号，方波信号以及其他各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精度高，显示直观，所以经常要用到数字频率计。若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率fx。时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确地等于1s。闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止计数。由于计数器计得的脉冲数N是在1秒时间内的累计数，所以被测频率fx=NHz。 实验要求 实验器材 1TEC5试验箱 2导线若干 3数据下载线 4电源 设计思路 采用试验箱时钟信号5KHZ信号，通过计数分频得到1HZ控制信号；接收待测信号，对其正向方波在1s时间内经行计数，得到的计数值即为待测信号频率值；输出信号。 设计模块 1 标准1HZ控制信号生成模块 PROCESS(clk) BEGIN IF(clkEVENT AND clk=1)THEN IF(cout=4999)THEN cout=0; clock=NOT clock; ELSE cout=cout+1; END IF; END IF; END PROCESS; 我们采用5KHZ时钟信号，通过计数器计数，当时钟信号出现5000个上升沿后，对控制信号clock进行翻转，得到clock为1HZ控制信号。 2计数模块 IF(clock=1)THEN IF(clr=1)THEN cout2=000000000000000000000000;clr=0; ELSIF(tsignalEVENT AND tsignal=1)THEN IF(cout2(19 DOWNTO 0)=10011001100110011001)THEN cout2=cout2+01100110011001100111; ELSIF(cout2(15 DOWNTO 0)=1001100110011001)THEN cout2=cout2+0110011001100111; ELSIF(cout2(11 DOWNTO 0)=100110011001)THEN cout2=cout2+011001100111; ELSIF(cout2(7 DOWNTO 0)THEN cout2=cout2 ELSIF(cout2(3 DOWNTO 0)=1001)THEN cout2=cout2+0111; ELSE cout2=cout2+1; END IF; END IF; 同样借用上图，在1s时间范围内，对待测信号产生的上升沿进行计数，得到的计数值为频率值。 3输出模块 d0=cout2(3 DOWNTO 0); d1=cout2(7 DOWNTO 4); d2=cout2(11 DOWNTO 8); d3=cout2(15 DOWNTO 12); d4=cout2(19 DO