第7章_MAX PLUSⅡ开发软件中的宏模块及其应用.pptVIP

第7章 MAX+PLUSⅡ开发软件中的宏模块及其应用 7.1 时序电路宏模块 7.2 运算电路宏模块 7.3 存储器宏模块 7.1 时序电路宏模块 7.1.1 触发器 触发器是数字电路中的常用器件， 在后面介绍的许多电路中， 都可以发现触发器的身影。触发器可以组成各种类型的计数器和寄存器。 常用的触发器类型主要分为D触发器、 T触发器、 JK触发器以及带有各种使能端和控制端的扩展型触发器等。 表7.1简要列出了MAX+PLUSⅡ提供的触发器宏模块的目录， 有关具体模块参数的设置可以参考该软件提供的帮助信息。 JK触发器是多功能触发器， 其符号如图7.1所示， 表7.2是它的逻辑参数表。 D触发器的输出就是时钟脉冲到来之前的数据输入端D的状态， 所以输出和输入的状态变化之间存在一个时钟周期的延时， 因而又称之为延时触发器。 D触发器的符号如图7.2所示， 表7.3是逻辑参数表。 T触发器与D触发器类似， 只有一个数据输入端和一个时钟输入端。 表7.4给出了T触发器的逻辑参数。 T触发器与D触发器之间最基本的区别在于D触发器输出状态完全取决于D输入端是高电平还是低电平， 而T触发器的输出状态并不随T输入端电平变化而变化， 只有T输入是高电平时， 在时钟的激励下， 输出状态才改变一次， 也就是说T触发器具有二分频能力。 图7.3就是利用T触发器设计的二分频电路。 在普通JK型、 D型和T型触发器的基础上， MAX+PLUSⅡ软件还提供了具有扩展功能的触发器宏模块， 如具有预置、 清零端和三态输出端的触发器， 如果在电路设计中灵活加以运用， 可以大大提高电路设计的效率和性能。 7.1.2 锁存器 锁存器主要分为RS锁存器、 门控RS锁存器和D锁存器三种形式， 它的作用就是把某时刻输入信号的状态保存起来。 触发器实际上是一种带有时钟控制的锁存器。 锁存器和触发器状态均跟随输入信号的电平值变化， 二者不同之处在于锁存器的状态随输入信号实时变化， 而触发器的状态要等到时钟沿到来时才改变。 表7.5列出了MAX+PLUSⅡ提供的锁存器宏模块的目录， 有关具体模块参数的设置可以参考该软件提供的帮助信息。 7.1.3 计数器 计数器是数字系统中使用最广泛的时序电路， 几乎每一个数字系统都离不开计数器。 计数器可以对时钟或脉冲信号计数， 还可以完成定时、 分频、 控制和数学运算等功能。 根据输入脉冲的引入方式不同， 计数器可分为同步计数器和异步计数器； 根据从计数过程中数字的增减趋势不同， 计数器可分为加法计数器、 减法计数器和可逆计数器； 根据计数器计数进制的不同， 计数器还可分为二进制计数器和非二进制计数器（如二-十进制计数器）。 MAX+PLUSⅡ提供了几十种计数器宏模块， 在设计中可以任意调用， 表7.6简要列出了这些宏模块的目录， 有关具体模块参数的设置可以参考软件提供的帮助信息。 图7.4是一个利用“8count”宏模块构成的“模128同步计数器”,“8count”是8位二进制加/减计数器， 采用同步或异步读取预置数据和异步清零方式。 “8count”宏模块的逻辑参数如表7.7所示。 下面简要分析一下计数器的参数设置及其原理： · “CLK”为时钟输入端口， “CLRN”为外部清零端口（低电平有效）， “Q”为结果输出端口； · “DNUP”接地， 表示采用加法计数方式， 在时钟上升沿的驱动下， 计数器的8个输出端口“QH..QA”以二进制方式显示时钟脉冲的数目， 其中“QH”为最高有效位（MSB）， “QA”为最低有效位（LSB）； · “LDN”接读取控制信号， 而将“STEN”悬空（系统默认值为接高电平）， 则将计数器配置为同步读取方式； · 数据预置端口“H..A”设置为零， 指示计数器初始计数从开始， 其中“H”为最高有效位， “A”为最低有效位； · 计数器从初始状态计数到时， 表示已经完成一个计数周期，在这里用一个8输入与门检测这一状态， 当“QG..QA”同时为高电平时， 与门输出一个高电平脉冲信号， 时间宽度为一个时钟周期。 图7.5