微型计算机CP接口的技术及应用.pptVIP

微型计算机接口技术及应用西南民族大学电信学院 授 课 教 师：杜 诚联系方式 Email：dcheng_76@ 存储器是微型计算机系统中用来存放程序和数据的基本单元或设备。 1.要求： 系统对存储器的要求是容量大、速度快、成本低，但这三者在同一个存储器中不可兼得。 2.解决： 采用分级存储器结构，通常将存储器分为高速缓冲存储器、主存储器和外存存储器三级。 （2）只读存储器ROM a. 掩模式ROM; b. 熔炼式可编程的PROM， c. 可用紫外线擦除、可编程的EPROM; d. 可用电擦除、可编程的E2PROM等。 三、存储芯片的的组成 ① 地址译码器： 接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。 ② 控制逻辑电路： 接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。 6.2 存储器接口技术 一、存储器接口应考虑的几个问题 1. 存储器与CPU之间的时序配合; 2. CPU总线负载能力; 3. 存储芯片的选用. 二、存储器地址译码方法 1.片选控制的译码方法 常用的片选控制译码方法有线选法、全译码法、部分译码法和混合译码法等。 2.接口方法 Intel2716芯片与8位CPU的连接方法如下： ① 低位地址线、数据线直接相连； ② 工作电源VCC直接与+5V电源相连，编程电源通常由开关控制； ③ CE-和OE-信号分别由CPU高位地址总线和控制总线译码后产生，通常采用图6.12所示的3种方法。 2.接口方法 DRAM控制器一般由如下部分组成： ① 地址多路开关： 由于要向DRAM芯片分时送出行地址和列地址， 所以必须具有多路开关，把来自CPU的地址变成 行地址和列地址分两次送出。 ② 刷新定时器： 用来定时提供刷新请求。 ③ 刷新地址计数器： 提供刷新的地址，每刷新一行，计数器自动加1，全部行刷新一遍后自动归零，重复刷新过程。 ④ 仲裁电路： 当来自CPU的访问存储器请求和来自刷新定时器的刷新请求同时产生时，对二者的优先权进行裁定。 ⑤ 时序发生器： 提供行地址选通信号RAS、列地址选通信号CAS和写允许信号WE-，以满足对存储器进行访问及对芯片进行刷新的要求。其逻辑框图6.17所示。 例如： DRAM控制器8203是一种为80X86 CPU 系统支持DRAM而设计的接口芯片。它向2164等DRAM芯片提供全部必需的接口信号，其基本功能如下： 3 设计举例 （1）要求 某微机系统CPU为8086且工作方式在最大方式。试用2164DRAM芯片为该系统配置一个256KB的存储器，其地址空间为00000H～3FFFFH。 （2）分析 (P131) （3）实现 (P132) 图中高速缓冲存储器用于存入要访问的内容，即当前访问最多程序代码和数据； 地址索引机构中存放着与高速缓冲存储器内容相关的高位地址，当访问高速缓冲存储器命中时，用来和地址总线上的低位地址一起形成访问缓冲存储器地址； 而置换控制器则按照一定的置换算法控制高速缓冲存储器中内容的更新。 送高速缓冲存储器，高16位地址作为页号编码送到地址索引机构与调入页的各编码相比较。 若比较发现有一致的编码，即命中，则索引机构将送出一个7位页地址指明这一页属于缓冲存储器中128页中的哪一页。由7位页地址与8位页内地址合成一个15位地址，选中32KB缓冲存储器的某一存储单元进行访问。显然，该地址索引机构中应有128个页号编码，且每个页号为16位长。由此可见，采用该方式查找十分费时，以致由于对索引机构工作速度要求很快而使成本过高，故该方法实用较困难。 2 直接映象方式 规定缓存中各页只接收主存中相同页号内容的副本，即不同段中页号相同的内容只有一个能复制到缓存中去。这种映象的限制使对高速缓存的寻址变得相当简单，在地址索引机构中只要存入地址的段号即可。 3 分组相联映象方式 二、地址索引机构 索引结构一般采用按内容存取的相联存储器（CAM）实现。 三、置换控制策略 在Cache中，选择置换策略追求的目标是获得最高的命中率。目前使用的策略有先进先出（FIFO）策略和最近最少使用（LRU）策略。 FIFO 策略选择最早装入高速缓存的页作为被置换的页。 LRU 策略选择CPU最近最少访问的页作为被替换的页。 CPU 刷 新 定 时 器 仲裁 电路 定 时 发生器 刷新地