宏功能模块应用.pptVIP

LPM 参数可设置模块库 Library of Parameterized Modules 是一个EDA标准 IP（知识产权） 设计可重用 缩短设计时间 经验证 设计加密 SoC、SOPC的基础 最成功的IP提供商之一： 3.1 宏功能模块概述 Altera提供的宏功能模块与LPM函数有： ? 算术组件： 包括累加器、加法器、乘法器和LPM算术函数； ? 门电路： 包括多路复用器和LPM门函数。 ? I/O组件： 包括时钟数据恢复(CDR)、锁相环(PLL)、双数据速率(DDR)、千兆位收发器块(GXB)、LVDS接收器和发送器、PLL重新配置和远程更新宏功能模块。 ? 存储器编译器：包括FIFO Partitioner、RAM和ROM宏功能模块。 ? 存储组件： 包括存储器、移位寄存器宏模块和LPM存储器函数。 知识产权（IP）核的应用 使用MegaWizard Plug-In Manager MegaWizard Plug-In Manager输出分件 ? 输出文件.inc ： 宏功能模块包装文件中模块的AHDL包含文件。 ? 输出文件.tdf ： 要在AHDL设计中实例化的宏功能模块包装文件。 ? 输出文件.vhd ： 要在VHDL设计中实例化的宏功能模块包装文件。 ? 输出文件.v ： 要在VerilogHDL设计中实例化的宏功能模块包装文件。 ? 输出文件_bb.v ：VerilogHDL设计所用宏功能模块包装文件中模块的空体或 black-box申明，用于在使用EDA 综合工具时指定端口方向。 ? 输出文件_inst.tdf ： 宏功能模块包装文件中子设计的AHDL例化示例。 ? 输出文件_inst.vhd ： 宏功能模块包装文件中实体的VHDL例化示例。 ? 输出文件_inst.v ： 宏功能模块包装文件中模块的VerilogHDL例化示例。 可以在命令提示符下键入以下命令，实现在Quartus II软件之外使用 MegaWizard Plug-In Manager ：qmegawiz r 在QuartusII中对LPM进行例化 1、在VerilogHDL和VHDL中例化 2、使用端口和参数定义 3、使用端口和参数定义生成宏功能模块 Altera的LPM ? 计数器 ? 加法/减法器 ? 乘法器 ? 乘-累加器和乘-加法器 ? RAM ? 移位寄存器 3.2 宏模块应用实例 定制LPM_ROM初始化数据文件 首先确定图3-1中ROM内的波形数据文件。QuartusII能接受的LPM_ROM中的初始化数据文件的格式有2种：Memory Initialization File（.mif）格式和Hexadecimal（Intel-Format）File（.hex）格式。以下以64点正弦波形数据为例分别说明。 1．建立.mif格式文件 可以使用C/C++来生成Sin数据 2．建立.hex格式文件 定制LPM_ROM元件 波形数据ROM文件 完成顶层设计 仿真测试 3.3 在系统存储器数据读写编辑器应用 应用宏模块的原理图设计 MegaFunction： 通用元件（Counter、Shifter、FIFO……） 74xx系列元件 测频计数器设计 含有时钟使能的两位十进制计数器 两位十进制计数器工作波形 测频时序控制电路 测频时序控制电路工作波形 频率计顶层设计 与实验系统上的FPGA通信正常情况下的编辑窗界面 从FPGA中的ROM读取波形数据 编辑波形数据 下载编辑数据后的SignalTap II采样波形 3.4 编辑SignalTapII的触发信号 选择高级触发条件 进入“触发条件函数编辑”窗口 编辑触发函数 3.5 其它存储器模块的定制与应用 3.5.1 RAM定制 编辑定制RAM LPM_RAM的仿真波形 3.5.2 FIFO定制 FIFO编辑窗 FIFO的仿真波形 3.6 流水线乘法累加器的混合输入设计 （1）用VHDL设计16位加法器 【例】LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ADDER16B IS PORT ( CIN : IN STD_LOGIC; A，B : IN STD_LOGIC_VECTOR(15 DOWNTO 0); S : OUT STD_LOGIC_VECTOR(15 DOWNTO 0); COUT : OUT STD_LOGIC ); END ADDER16B; ARCHITECTURE be