纪禄平-计算机组成原理(第4版)教学课件-4.3-半导体存储器组织逻辑.pptVIP

4.3 半导体存储器 4.3.1 存储器的设计原则 存储器通常有: RAM型 设计存储器时,要考虑以下因素: ROM型 RAM+ROM混合型 (1)接口协议的匹配 物理特性、功能规范、电平特性、时序逻辑等等。 */20 地址空间、 位宽、 工作频率、 电压等 (2)存储芯片（颗粒）选择 失电后保存信息： SRAM或ROM芯片 运行期存储信息： DRAM芯片 存储器指标 →选择存储芯片(技术规格) (3)存储器的地址分配与地址译码 (4)芯片的布局和排线 地址线、数据线、片选、R/W控制线等。 芯片内部地址、芯片选择信号 */20 4.3.2 半导体存储器逻辑设计 需解决： 芯片的选用、 片内地址分配与片选逻辑、 信号线的连接。 */20 内存 颗粒1 内存 颗粒2 内存 颗粒3 内存 颗粒4 64位地址码 64位数据码 1、如何选用芯片？ 2、芯片地址分配与片选逻辑？ 3、线路的连接、布局？ （技术规格、数量） 在已知内存总容量和内存颗粒规格情况下： 对于如下的内存结构示意图： */20 [例1] 用2114（1K×4）SRAM芯片组成容量为4K×8的存储器。地址总线A15～A0（低）,双向数据总线D7～D0（低）,读/写信号线R/W。 请给出芯片内部地址分配与片选逻辑,并画出M的结构原理框图。 */20 1.计算芯片(1K×4b)数量 （1）可以先扩展位数，再扩展地址空间 2片1K×4 1K×8 4组1K×8 4K×8 8片(1K×4b) （2）也可以先扩展地址空间，再扩展位数 4片1K×4 4K×4 2组4K×4 4K×8 8片(1K×4b) (总容量:4K×8b) 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 */20 存储器寻址逻辑: 2.地址分配与片选逻辑 两级译码寻址系统 哪些地址信号作为片选信号? 哪些地址信号作为片内寻址信号? 芯片选择(第1级)+芯片内寻址(第2级) 存储空间分配： 4KB存储器在16位地址空间（64KB）中占据任意连续区间。 */20 64KB 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 A15…A12 A11A10 A9 … A0 0 … 0 0 0 0 … 0 全0 片选 片内地址 16位地址线 0 … 0 0 0 1 … 1 0 … 0 0 1 0 … 0 0 … 0 0 1 1 … 1 0 … 0 1 0 0 … 0 0 … 0 1 0 1 … 1 0 … 0 1 1 0 … 0 0 … 0 1 1 1 … 1 每组1K寻址空间: 210=1K 片内 A9~A0 共4组芯片: 22=4 片选A11~A10 */20 地址码=片选地址(2位)+片内地址(10位) 芯片组 片内地址 片选信号 片选逻辑 1K×8 1K×8 1K×8 1K×8 A9～A0 A9～A0 A9～A0 A9～A0 A11A10 A11A10 A11A10 A11A10 1K×4 1K×4 0 1K×4 1K×4 1 1K×4 1K×4 2 1K×4 1K×4 3 CS0 CS1 CS2 CS3 高4位地址A15~A12全0，可以不使用。 */20 3.线路连接 （1）扩展位数 4 1K×4 1K×4 4 10 1K×4 1K×4 4 10 1K×4 1K×4 4 10 4 1K×4 1K×4 4 10 4 4 A9~A0 D7~D4 D3~D0 4 4 R/W and A11 A10 and A11 A10 and A11 A10 and A11 A10 （2）扩展地址空间 （3）读写控制线 （4）片选逻辑电路 总线地址：0000010101010101，试分析其寻址情况 CS0 CS1 CS2 CS3 01 */20 [例2]某半导体存储器，按字节编址。其中，0000H～07FFH为ROM区，选用EPROM芯片(2KB/片)；0800H～13FFH为RAM区，选用RAM芯片(2KB/片和1KB/片)。地址总线A15～A0（低）。给出地址分配和片选逻辑。 1.计算容量和芯片数 ROM区： RAM区： 存储空间分配： 2.地址分配与片选逻辑 先安排大容量芯片（放地址低端），再安排小容量芯片。 便于拟定片选逻辑。 (07FF16-000016+110)÷102410 =2K (13FF16-080016+110)÷102410 =3K …1片 …各1片 */20 A15A14A13A12A11A10A9…A0 0 0