第一章－2cpldfpga.pptVIP

第1章 可编程逻辑器件简介 （2) 1.3基于乘积项的CPLD结构 乘积项结构CPLD的逻辑实现原理 CPLD将以下面的方式来实现 一、ispLSI 1016的结构和特点 2. ispLSI 1016的结构框图——引脚图 3. ispLSI 1016的结构框图——功能框图 1) 集总布线区GRP（Global Routing Pool） GLB结构： 3) 输入输出单元IOC（Input Output Cell） 4) 输出布线区ORP（Output Routing Pool） 5) 时钟分配网络CDN（Clock Distribution Network） 6) 大块结构（Megablock） 1.4基于查找表结构（LUT)的FPGA结构 查找表（Look-Up-Table)的原理与结构 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个SRAM(静态随机读写存储器）。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的SRAM。 当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入SRAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。 4输入与门的例子 xilinx Spartan-II 编程元件 altera的FLEX/ACEX等芯片的结构 逻辑单元（LE）内部结构 1.4选择CPLD还是FPGA？ CPLD分解组合逻辑的功能很强，一个宏单元就可以分解十几个甚至20－30多个组合逻辑输入。而FPGA的一个LUT只能处理4输入的组合逻辑，因此，CPLD适合用于设计译码等复杂组合逻辑。 但FPGA的制造工艺确定了FPGA芯片中包含的LUT和触发器的数量非常多，往往都是几千上万，CPLD一般只能做到512个逻辑单元，而且如果用芯片价格除以逻辑单元数量，FPGA的平均逻辑单元成本大大低于CPLD。 所以如果设计中使用到大量触发器，例如设计一个复杂的时序逻辑，那么使用FPGA就是一个很好选择。 CPLD与FPGA比较 选择器件 XILINX Altera器件 1.5在系统可编程技术 1.6边界扫描测试技术 JTAG（Joint Test Action Group）是1985年制定的检测PCB和IC芯片的一个标准，1990年被修改后成为IEEE的一个标准，即IEEE1149.1-1990。通过这个标准，可对具有JTAG口芯片的硬件电路进行边界扫描和故障检测。 密度和I/O：（逻辑密度和I/O）。 性能： 确定满足您的系统时序要求所需要的器件速度级别。 电压和功耗： 不同的系列具有不同的电压（电源和I/O）和功耗要求（静态和动态）。 封装： 多种封装形式从较便宜的QFP（四角扁平封装）到极小的封装，以及大I/O数量的BGA（球栅阵列）封装。 Virtex FPGA1998年推出后，Virtex? FPGA是第一个提供百万系统门的FPGA产品系列, 它从根本上重新定义了可编程逻辑器件。通过对各种应用领域提供多平台的器件，最新的Virtex-4 FPGA为可编程逻辑业界制定了新的标准。 Spartan FPGA Spartan? FPGA在成本优化的消费类应用领域非常理想，其目标就是在此类应用中替代门阵列和ASSP产品。2003年推出的Spartan-3 FPGA提供了对多达23种 I/O标准（包括LVDS）的支持，以及范围广泛的IP（包括DSP和处理器内核）、片上块RAM存储器和可同时用于片上和板级时钟管理的数字DLL。Spartan-3是全球成本最低的FPGA，可以为您提供高达500万系统门的器件密度，以及FPGA产品中最低的每逻辑门成本和每I/O成本。 CoolRunner 系列CPLDCoolRunner? CPLD首次在单个器件中结合了超低功耗和高速度、高密度以及多个I/O。于2002年推出的CoolRunner-II CPLD集高性能、低功耗和低成本于一身，采用了100%全数字核心、性能高达333 MHz，静态电流小于100 μA。 XC9500 系列CPLD高性能低成本的XC9500? CPLD系列主要针对那些需要快速设计开发、较长系统寿命和现场升级能力的系统。用FASTFLASH技术。 高容量的 FPGA LatticeECP-DSP (EConomyPlus-DSP) FPGA 器件综合了经过优化的 LatticeEC 结构和一个专用于实现常见的 DSP 功能的高性能嵌入式 sysDSP 块。LatticeEC (EConomy) FPGA 器件为高容量、对成本控制要求严格的