计算机总线系统.ppt

集中仲裁：链式查询方式 总 线 控 制 部 件 I/O接口0 … BS BR I/O接口1 I/O接口n … BG 数据线 地址线 BS -总线忙 BR-总线请求 BG-总线同意 I/O接口1 0 BS -总线忙 BR-总线请求 总 线 控 制 部 件 数据线 地址线 I/O接口0 … BS BR I/O接口1 I/O接口n 设备地址 集中仲裁：计数器定时查询方式 I/O接口1 计数器 设备地址 1 排队器 排队器 集中仲裁：独立请求方式 总 线 控 制 部 件 数据线 地址线 I/O接口0 I/O接口1 I/O接口n … BR0 BG0 BR1 BG1 BRn BGn BG-总线同意 BR-总线请求 分布式仲裁 中央 处理器 设备接口 0 设备接口 1 设备接口 N 3 1 2 6.3.2 总线的定时（时序协议） 同步定时（时序） 总线操作的各个过程由共用的总线时钟信号控制 适合速度相当的器件互连总线，否则需要准备好信号让快速器件等待慢速器件 微处理器控制的总线时序采用同步时序 异步定时（时序） 总线操作需要握手联络（应答）信号控制 数据传输的开始伴随有启动（选通或读写）信号 数据传输的结束有一个确认信号，进行应答 同步时序协议 同步式数据输入 T1 总线传输周期 T2 T3 T4 时钟 地址 读 命令 数据 同步式数据输出 T1 总线传输周期 T2 T3 T4 时钟 地址 写 命令 数据 异步时序 不互锁 半互锁 全互锁 异步时序的互锁关系 主设备 从设备 请 求 回 答 打印机时序 典型的异步时序 DATA0～DATA7（8位并行数据）信号 主机输出打印数据和命令 STROBE*（选通）信号 输出低有效，才能使打印机接收数据 ACK*（响应）信号 打印机接收数据结束回送负脉冲响应信号 BUSY（忙状态）信号 打印机忙于处理接收到的数据，不能接收新的数据 时序图 6.3.3 总线数据传送模式 读数据传送：数据由从设备到主设备 写数据传送：数据由主设备到从设备 猝发传送（数据块传送） 给出起始地址，将固定块长的数据一个接一个地从相邻地址读出或写入 写后读（Read-After-Write） 先写后读同一个地址单元，适用于校验 读修改写（Read-Modify-Write） 先读后写同一个地址单元，适用于共享数据保护 广播（Broadcast） 一个主设备对多个从设备的写入操作 Pentium的总线周期 基本非流水线总线周期 由2个时钟周期T1和T2组成 T1周期：发出地址信号、控制信号等 T2周期：进行数据传送 猝发传送总线周期 从连续的存储单元中获取数据 在T1周期提供首个单元的地址 接着4个T2周期读取4个64位数据 2-1-1-1猝发传送：5个时钟32字节数据传输 时序图 6.4 PCI总线 Intel公司提出，PCI联盟SIG支持 与处理器无关 集中式总线仲裁、支持多处理器系统 通过桥电路兼容ISA/EISA总线 具有即插即用的自动配置能力等 共94个引脚 PCI 1.0版：32位数据总线、33MHz时钟频率 PCI 2.0版：64位数据总线、33MHz时钟频率 PCI 2.1版：64位数据总线、66MHz时钟频率 PCI总线结构 PCI总线信号 地址和数据引脚 AD[31::0]，AD[63::32]：64位地址和数据复用信号 C/BE[3::0]#，C/BE[7::4]#：命令和字节有效复用信号 PAR，PAR64：奇偶校验信号 接口控制引脚 FRAME#：帧信号，表示总线周期开始 IRDY#：初始方就绪信号 TRDY#：目标方就绪信号 STOP#：停止信号 DEVSEL#：设备选择信号 IDSEL#：初始化设备选择信号 LOCK#：封锁信号 示意图 PCI总线周期 I/O读写周期 主设备与I/O设备交换数据，不支持猝发传送 存储器读、存储器行读、存储器多重读周期 猝发读取不同的数据量 存储器写周期：猝发写入数据 存储器写和无效周期 保证写入，同时广播“无效”信息 中断响应周期：响应I/O设备中断 特殊周期：主设备广播信息到多个目标设备 双地址总线周期：传输64位地址 配置读和写周期 实现对PCI总线设备的配置信息进行读写，实现自动配置 PCI总线时序 同步时序协议，数据传输需要两个阶段 第一个阶段（一个时钟）：提供地址 第二个阶段（最少一个时钟）：交换数据 非猝发传送需要2个时钟周期 支持无限猝发传送，第一个时钟提供地址，后续时钟交换数据，也就是2-1-1-1…… 最大总线带宽 每个时钟传送64位数据，时钟频率66MHz 8×66 MB/S＝528 MB/S 6.5 ISA总线 16位系统总线，用于IBM PC/AT及其兼容机 由前62引脚（A和B面）和后36引脚（C和D