CPU模型机设计.pptVIP

CPU模型机设计 目 录 １　课程设计的目的及要求 ２　处理器的设计思想和设计内容 ３　设计处理器的结构和实现方法 ４　模型机的指令系统 ５　处理器的状态跳转操作过程 ６　CPU的VHDL代码 ７　模型机在Quartus II环境下的应用 ８　仿真波形 ９　课程设计的总结 CPU模型机设计 一 课程设计的目的及要求： 目的：了解Quartus II软件的应用，学习Quartus II环境下设计CPU的基本过程；掌握CPU设计代码的含义以及CPU的工作原理；了解CPU与内存RAM间的连接数据的传输过程；学习在Quartus II环境下建立模型机的具体过程。 要求：以《计算机组成与设计》书中123页的简化模型为基础，更改其指令系统，形成设计者的CPU，在Quartus II环境下与主存连接，调试程序，观察指令的执行是否达到设计构想。 内容： 处理器的字长为16b；包括四种指令格式，格式1、格式2、格式3的指令字长度为8b式4的指令字长度为16b；处理器内部的状态机包括6个五个状态。 关于CPU： 操作码4位，一共设计16条指令，主要包括空操作指令、中断指令、加法指令、减法指令、三种逻辑运算指令、循环移位操作指令，数据传输指令，转移类指令，特权指令等等。 关于RAM： 地址线设置成16bits，主存空间为64words。 书中原CPU的主要修改： 模型机CPU指令集中的逻辑左移与逻辑右移改成逻辑循环右移与逻辑循环左移。 模型机CPU指令的执行流程及状态跳转 二　处理器的设计思想和设计 SSP相关知识 模型机的指令系统 SSP详细设计 SSP详细设计 St_0：取指令执行以下操作； 　1）M_address?(MAR) 把指令地址送到地址总线 　2）令Write-Read?’0’ 向内存发出读命令（取指令） 　3）IR(15..0)?M_data_in（15..0） 将读出的指令加载于IR(15..0) 　4）PC=PC+1 至此指令已经全部取出，存在于IR(15..0)，为取下一条指令准备地址 St_1：NULL 直接跳转到下一状态 St_2：MAR?IR(11..0)将数据地址加载于MAR St_3： 　1）M_address?(MAR)把数据地址送到地址总线 　2）令Write-Read?’0’ 向内存发出读命令（取数据） 　3）MAR?PC 把下一条指令地址加载于MAR St_4： 　1）R0?M_data_in 将来自内存的数据加载于R0，本指令执行完毕 　2）M_address?(MAR) 把下一条指令地址送到地址总线 　3）令Write-Read?’0’ 向内存发出读命令（取下一条指令） 　4）下一状态跳转到St_0 CPU的VHDL代码： LIBRARY ieee; USE ieee.std_logic_1164.ALL; PACKAGE namespack IS CONSTANT idle : std_logic_vector(3 DOWNTO 0) :=0000; CONSTANT load : std_logic_vector(3 DOWNTO 0) :=0001; CONSTANT move : std_logic_vector(3 DOWNTO 0) :=0010; CONSTANT addP : std_logic_vector(3 DOWNTO 0) :=0011; CONSTANT subp : std_logic_vector(3 DOWNTO 0) :=0100; CONSTANT andp : std_logic_vector(3 DOWNTO 0) :=0101; CONSTANT orp : std_logic_vector(3 DOWNTO 0) :=0110; CONSTANT xorp : std_logic_vector(3 DOWNTO 0) :=0111; CONSTANT Rhrp : std_logic_vector(3 DOWNTO 0) :=1000; CONSTANT Rhlp : std_logic_vector(3 DOWNTO 0) :=1001; CONSTANT swap : std_logic_vector(3 DOWNTO 0) :=1010; CONSTANT jmp : std_logic_vector(3 DOWNTO 0) :=1011; CONSTANT jz : std_logic_vector(3 DOWNTO 0) :=1100; CONSTANT read : std_