- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
CPU技术交流 Chip Multi-Threading(CMT)? 常见概念和术语 CMT - Chip MultiThreading = CMP + MT(SMT)? CMP - Chip MultiProcessing,一个CMP处理器在单一芯片上包含多个处理器内核,允许同一时刻有多个线程活动 examples: IBM Power4, Sun UltraSPARC IV MT - MultiThreading,一个MT处理器有多组寄存器单元,一(或多)组功能单元,能够实现来自不同线程的指令的交错执行(或者通过线程切换,或者通过同时执行多个线程的指令)examples:Intel Hyper-threaded Xeon SMT – Simultaneous MultiThreading,在一个时钟周期内发射多个线程的指令到功能部件上执行,以提高功能部件的利用率。它通常有多组功能单元,比MT更复杂,也要求更多的芯片空间 examples:IBM Power5 Superscalar(超标量处理器)-Power,UltraSPARC,PA-8000 VLIW(超长指令字处理器)-IA-64(Itanium)? 常见概念和术语 MT的另一种分类法 Coarse-grained MT,粗粒度多线程 一个线程占用全部处理器资源,直到发生长延迟事件;然后,另一个线程开始执行,并使用所有的pipeline资源 比VT或SMT有更少的处理器部件,更容易在现有pipeline上实现 最大缺点:有很高的线程切换成本(pipeline上的所有指令都需要移走),不能隐藏短的延迟操作 Fine-grained Threading,细粒度多线程 包括VT和SMT。 在多发射处理器上,SMT能够在一个周期发射多个线程的指令;而VT只能发射一个线程的指令 在单发射处理器上,VT和SMT没有区别。但通常将单发射、细粒度多线程处理器称之为VT 资源争用分析-以pipeline为例 资源争用分析-以pipeline为例 各种技术在多发射处理器上的比较 多线程技术比较 SMT与处理器Cache和带宽的关系 研究结果表明 在SMT处理器中,由于存在多个线程同时执行,因此对存储层次的压力要大 L1 Cache的大小与SMT结构能够同时有效执行的线程数目直接相关 Cache越大越好;采用组相联且相联度越高越好;而块大小则较小为好 SMT处理器的性能对存储系统的延迟不是很敏感,但是对带宽比较敏感。 科学计算负载的性能比较 科学计算负载的性能比较 芯片级多处理器的几种类型 IBM的Power6处理器 Intel在CPU技术上的发展路径 SMT(HyperThreading) CMP(4 issue) CMP+SMT 从Intel的HT支持列表中未看到最近的Itanium芯片 CMT处理器的吞吐能力 T2 Core Block Diagram 能够从CMT获益的应用类型 多线程应用:高度线程化的进程,如Lotus Domino,Siebel CRM 多进程应用:单线程的进程,如Oracle DB,SAP,PeopleSoft Java应用:如Sun Java App server, Weblogic, WebSphere,Tomcat以及所有基于Java 2/J2EE平台的应用 多实例应用:通过并行运行多个实例。如果需要隔离,可通过虚拟化技术实现。 CMT Processor Comparison UltraSPARC T2 Plus Processor Re-use UltraSPARC T2 cores, crossbar, L2$, PCI-Express I/F Replace two memory channels with four coherence channels Increase memory link speed to 4.8Gbps (was 4.0Gbps)? Remove 10GE network interface Added relaxed DMA ordering to PCI-Ex interface Similar die size as UltraSPARC T2 Similar power as UltraSPARC T2 1 – 4 Socket systems UltraSPARC T2 PlusMulti-Socket CMT Per Socket Up to 8 cores @1.2GHz or 1.4GHz Up to 64 Threads per socket 4MB L2$ 8 banks x 16 Way SA Up to 8 FPUs, 1 per core Up to 8
您可能关注的文档
最近下载
- 花城版小学音乐一年级下册第16课 《看画听歌——司马光砸缸救人的故事》教学课件.ppt VIP
- 第9课近代西方的法律与教化课件--高二上学期历史选择性必修1.pptx VIP
- UniGear550安装使用说明书cn20081107.pdf VIP
- 2025年中国静脉注射用人免疫球蛋白数据监测研究报告.docx
- 古诗三首·《江南春》课件.pptx
- 培智学校义务教育生活数学课程标准.pdf VIP
- 社区常见病多发病护理常规(22种疾病)2024版.docx
- 监控采购合同模板.docx VIP
- UniGear550-10KV铠式金属开关柜 .ppt VIP
- 2022年北京石油化工学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案).docx VIP
文档评论(0)