基于深亚微米cmos工艺的静电防护器件分析-analysis of electrostatic protection devices based on deep submicron cmos technology.docx

基于深亚微米cmos工艺的静电防护器件分析-analysis of electrostatic protection devices based on deep submicron cmos technology.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于深亚微米cmos工艺的静电防护器件分析-analysis of electrostatic protection devices based on deep submicron cmos technology

西安电子科技大学学位论文独创性(或创新性)声明秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处,本人承担一切的法律责任。本人签名:日期:西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送交论文的复印件,允许查阅和借阅论文;学校可以公布论文的全部或部分内容,可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证,毕业后结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。(保密的论文在解密后遵守此规定)本学位论文属于保密,在年解密后适用本授权书。本人签名:导师签名:日期:日期:要随着工艺尺寸的不断缩小以及新结构新工艺的发展,深亚微米器件也更加容易受到静电放电(ElectrostaticDischarge,ESD)冲击而导致失效,从而造成电路可靠性下降。栅接地NMOS(GateGroundedNMOS,GGNMOS)作为CMOS技术中ESD保护器件的有效结构之一,具有泄放机理简单且与CMOS工艺完全兼容等一系列优点,已被广泛应用于ESD保护电路中。但在先进深亚微米CMOS工艺中对ESD现象的研究仍有需要深入和拓展的领域,是提高深亚微米ICs可靠性水平的重要研究方向之一。本文对深亚微米GGNMOS保护器件进行了系统的研究,所取得的主要研究成果为:1.对ESD保护器件仿真方法进行了研究。针对ESD保护器件的大电流工作特性,研究了ESD保护器件数值仿真中所必需的物理模型和方程。利用ISE-TCAD软件对GGNMOSESD保护器件的大电流特性进行了的数值仿真分析。并基于测试数据修正模型参数实现仿真校准工作。在充分分析和理解GGNMOS保护器件工作机理的前提下,系统分析了其电路级模型建立方法,基于测试数据提取了必要模型参数,并采用Verilog-A语言搭建了可基于Spectre平台用于电路级仿真的模型结构。2.对GGNMOS保护器件关键版图参数进行了研究。对基于SMIC0.18μmCMOS工艺流片实现的GGNMOS保护器件进行了传输线脉冲(TransmissionLinePulse,TLP)测试分析,并结合器件仿真分析研究了基于金属硅化物屏蔽工艺的GGNMOS保护器件中关键版图参数对其ESD水平的影响。分析了由于不均匀导通问题导致增大器件宽度无法提升保护器件ESD水平的物理原因。讨论了短沟长器件中的散热容积问题,并得出沟道长度的选择需要在功耗与热损耗之间折衷考虑的结论。从电热分布综合分析的角度研究了基于金属硅化物屏蔽的GGNMOS保护器件其漏极接触孔到栅间距(DrainContacttoGateSpacing,DCGS)的优化取值原则,并验证了和源极接触孔到栅间距(SourceContacttoGateSpacing,SCGS)与保护器件ESD水平的弱关联性。3.对不同衬底类型上源极扩散与衬底接触扩散(SourcediffusiontoBulkcontactdiffusion,SB)间距对保护器件性能的影响进行了研究。提出了一种考虑了电导率调制效应的、随SB间距可调的衬底电阻模型。该模型能够表征保护器件在不同衬底类型上其寄生衬底电阻值随源极扩散与衬底接触扩散间距变化的规律,并应用于电路模型仿真。以较高的仿真效率实现了对GGNMOS保护器件中源极扩散与衬底接触扩散间距变化对触发特性影响的准确表征。4.对GGNMOS的衬底触发技术进行了研究。介绍了几种基于衬底触发原理i的多叉指GGNMOS改进结构,并对其中的一种结构加以改进,设计出一种基于动态衬底电阻技术的SSTGGNMOS保护器件结构。基于0.18μmsalicide浅沟槽隔离CMOS工艺进行了I-V特性和温度特性仿真分析,结果表明动态衬底电阻SSTGGNMOS具有9.7mA/μm的良好失效电流水平,其触发电压也降低了约32%。与栅氧瞬态击穿电压(约8V)相比,本文结构具有更大的设计余量能保障保护器件的可靠性水平。同时新结构的导通电阻仅为0.5?,极大地提高了保护器件的电流泄放能力。关键词:静电放电深亚微米版图衬底电阻衬底触发ABSTRACTWiththedevelopmentoftheintegratedcircuits(ICs),thedevicebasedonthedeepsubmicron(DSM)tech

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档