第七章 常用中规模组合逻辑电路设计 数字电路课件技术方案.pptVIP

第七章 常用中规模组合逻辑电路设计 数字电路课件技术方案.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第七章 常用中规模组合逻辑电路设计 数字电路课件技术方案.ppt

(3) 4线—16线译码器(74LS154) (逻辑电路设计略,设计方法同2—4译码器) 0 0 0 1 只 =0 A2 A1 A0 0 0 0 0 只 =0 Y0 Y1 1 1 1 1 只 =0 Y15 A3 A0 A1 A2 Y0 Y1 Y15 A3 译码器的应用举例: (1) 模拟信号多路转换的数字控制 输入模拟电压 模拟电子开关 u0 u1 u2 u3 译码器 A1 A0 Y0 Y1 Y2 Y3 u 输出模拟电压 数字控制信号 (2) 计算机中存储器单元及输入输出接口的寻址 0单元 1单元 2单元 3单元 控制门 控制门 控制门 控制门 译码器 A1 A0 Y0 Y1 Y2 Y3 或接口单元 存储器单元 计算机 中央控制 单元 (CPU) 数据线 地址线 单元选择线 二-十进制译码器的功能: 将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。 二-十进制译码器 74LS42译码器引脚排列图 74XX42 BCD—十进制译码器功能表 数 字 BCD输入 十进制输出 D C B A 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 L H H H H H H H H H 1 0 0 0 1 H L H H H H H H H H 2 0 0 1 0 H H L H H H H H H H 3 0 0 1 1 H H H L H H H H H H 4 0 1 0 0 H H H H L H H H H H 5 0 1 0 1 H H H H H L H H H H 6 0 1 1 0 H H H H H H L H H H 7 0 1 1 1 H H H H H H H L H H 8 1 0 0 0 H H H H H H H H L H 9 1 0 0 1 H H H H H H H H H L 无 效 1 0 1 0 H H H H H H H H H H 1 0 1 1 H H H H H H H H H H 1 1 0 0 H H H H H H H H H H 1 1 0 1 H H H H H H H H H H 1 1 1 0 H H H H H H H H H H 1 1 1 1 H H H H H H H H H H 显示译码器 二-十进制编码 显示译码器 显示器件 在数字系统中,常常需要将运算结果用人们习惯的十进制显示出来,这就要用到显示译码器。 显示器件: 常用的是七段显示器件 七段LED显示器--数码管 a b c d e f g 显示器件: 常用的是七段显示器件 a b c d f g a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 e ?? 七段显示译码电路真值表 十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9 A3A2 A1A0 00 11 01 00 10 01 11 10 1 1 1 1 1 1 1 0 0 0 无所谓项当1处理 先设计输出Ya的逻辑表示式及电路图 Ya=A3+A2A0+A2A1+A2A0 =A3 ? A2A0?A2A1?A2A0 A3A2A1A0 Ya 0 0 0 0 0 1 1

文档评论(0)

yuzongxu123 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档