数字电子技术基础教程第五章.pptVIP

* * * * 第五章 触 发 器 数字电子技术基础 本章基本内容 ▲ 触发器的电路结构和工作原理 ▲ 触发器按触发方式的分类及触发方式的动作特点 ▲ 触发器按逻辑功能的分类及各种逻辑功能的特点 5. 1 SR锁存器（基本RS触发器） 1. 电路结构 逻辑符号 它是由两个或非门交叉连接而成。 它有两个输入端 S称为置1输入端； R称为置0输入端。 它有两个互补输出端 Q 和 Q’ 常以Q端的状态作为锁存器的状态。电路从一种状态转变到另一种状态称为电路翻转。 2. 工作原理 0 1 0 1 1 1 0 0 0 0 0 1 1 不定 0 用或非门组成的SR锁存器特性表 × 1 1 1 0 1 1 0 × 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 0 0 1 0 0 0 0 Qn+1 Qn R S Qn+1 Qn R S × 1 1 1 0 1 1 0 × 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 0 0 1 0 0 0 0 Qn+1 Qn R S Qn+1 Qn R S 用或非门组成的SR锁存器特性方程 约束条件 状态转换图 《例》根据SR的输入波形，画出输出Q和Q’的波形。 1 1 1 1 1 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 × 1 0 0 0 0 0 1 × 0 0 0 Qn+1 Qn R’ S’ Qn+1 Qn R’ S’ 用与非门组成的SR锁存器特性表 与非路组成的SR锁存器结构和逻辑符号 5. 2 时钟电平触发的触发器 1. 电路结构 2. 工作原理 只有当CLK=1时，G1、G2门才开通，S、R信号才能传送到由G3、G4与非门组成的SR锁存器上去。 逻辑功能和与非门组成的SR锁存器相同，只不过是在CLK=1时，电路才发生翻转。 这种电路有时称为同步SR触发器。 逻辑符号 带有异步置位和复位的电平触发同步SR触发器 电路结构 逻辑符号 置1输入端 置0输入端 《例》试画出在 CLK 和 R、S 信号作用下输出Q和Q’ 的波形。 从分析可以看出： 输出Q端的状态是由S、R 决定的，而翻转的时刻是由 CLK决定的。 电平触发的同步SR触发器在一个CLK 时钟周期内，如果SR的状态发生变化，则输出的状态可能发生多次翻转，这种现象称为空翻现象。 这种工作方式的触发器在应用中受到一定的限制。 为此，下面介绍触发翻转能控制在某一时刻（时钟脉冲的上升沿或下降沿）进行的翻转触发器。 主从结构触发器 边沿触发器 5. 3 时钟脉冲触发的触发器 1. 电路结构 它是由两个同步RS触发器组成，这种结构的触发器也称为主从触发器 主触发器 从触发器 逻辑符号 2. 工作原理 0 1 1 0 ↓ 不定 1 1 1 ↓ 0 0 1 0 ↓ 不定 0 1 1 ↓ 1 1 0 0 ↓ 1 1 0 1 ↓ 0 0 0 0 ↓ 1 0 0 1 ↓ Q n × × × × Q n+1 Q n R S CLK Q n+1 Q n R S CLK 电路的工作过程与同步SR触发器相同，只不过是在时钟脉冲CLK的下降沿触发器才发生翻转。可用状态表来描述其工作过程。 根据状态表可写出其状态方程： 《例》试画出主从RS触发器在CLK和R、S信号作用下输出Q和Q’的波形。 3. 主从JK触发器 为了克服SR触发器的不定状态，在主从SR触发器的基础上引入两条反馈线，则构成主从JK触发器。 逻辑符号 0 1 1 0 ↓ 0 1 1 1 ↓ 0 0 1 0 ↓ 1 0 1 1 ↓ 1 1 0 0 ↓ 1 1 0 1 ↓ 0 0 0 0 ↓ 1 0 0 1 ↓ Q n × × × × Q n+1 Q n K J CLK Q n+1 Q n K J CLK 逻辑功能的描述 主从SR触发器的状态方程 将 代入上方程，可得： JK触发器状态表 《例》试画出主从JK触发器在CLK和J、K信号作用下输出Q和Q’的波形。 5. 4 时钟边沿触发的触发器 CLK= 0 时，TG1导通，TG2截止，Qm=D，且Qm会随D端的变化而变化。同时TG3截止，TG4导通，输出状态保持不变。 0 0 1 1 导通 截止 截止 导通 1 0 0 1 D D D’ 0 1 D CLK跳变为1时，TG2导通，TG1截止，Qm=D，由于TG3导通， TG4截止，将原来存储的D信号送到输出端。 1 0 1 0 截止 导通 导通 截止 0 1 1 0 D D D’ 1 0 D D’ D 从上述分析来看，这种触发器是在时钟脉冲CLK的上升沿发生状态的改变，而改变的状态是与D输入信号相同。 从电路结构来看，该电路仍属于主从结构。 0 1 0 ↑ 1 1 1 ↑ 0 0 0 ↑