课件竞争与冒险 数字电路课件方案策划.pptVIP

* 信息学院 4.3 组合逻辑电路中的竞争与险象 1.理想情况 输入与输出为稳定状态。（没有考虑信号通过导线和逻辑门的传输延迟时间）。 2.实际情况 信号通过导线和门电路时，都存在时间延迟； 信号发生变化时也有一定的上升时间或下降时间。 3.电路设计中要考虑的因素 尽量采用最简电路； 尽量采用相同规格的元器件，以免由于元器件性能差异产生错误； 电路设计应考虑导线延时、元器件处理延时和元器件级数等 竞争冒险的概念及其原因 如果电路中存在竞争现象，则当输入信号变化时就有可能引起输出信号出现非预期的错误输出，这种现象称为险象或冒险。 险象会使电路输出端产生短暂的不稳定，应当避免 竞争：输入信号经不同路径到达输出的时间有先有后的现象成为竞争。 竞争是普遍存在的，不可避免的，有竞争不一定产生错误。 产生的原因：信号经过门的级数、具体逻辑门的时延大小、导线的长短。 竞争分为： 临界竞争：导致错误输出的竞争。 非临界竞争：不产生错误输出的竞争。 竞争会给电路带来什么样的影响？ 一个简单门电路的冒险分析 A B F 分析下图电路的输出波形（B=C=1，每个元器件处理 延时为td） A F 1 B C 结果分析： 本题实际分析产生输出F不是恒1（理论值应为恒1），可知，在A变化过程中（1→