四选一多路选择器三种方法.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
四选一多路选择器三种方法 module MUX41a(a,b,c,d,s1,s0,y); input a,b,c,d; input s1,s0; output y; reg y; always@(a or b or c or d or s1 or s0); begin : MUX41 case ({s1,s0}) 2b00:y=a; 2b01:y=b; 2b10:y=c; 2b11:y=d; default:y=a; endcase end endmodule 计数器 module CTR (CLK,Q,R); input CLK,R; output[3:0]Q; reg[3:0] Q; always @(posedge CLK or negedge R) if(!R) Q=0; else Q=Q+4b0001; endmodule D 触发器 module DFF(CLK,D,Q,RST0,RST1); input CLK,D,RST0,RST1; output Q; reg Q; always @(posedge CLK or negedge RST1) begin if (!RST1) Q=0; else if (RST0==1) Q=0; else if(RST0==0) Q=D; end endmodule SR 锁存器 module SR (S,R,CLK,RD,Q); input S,R,RD,CLK; output Q; reg Q; wire [3:0]H; assign H={CLK,RD,S,R}; always @(*) begin case(H) H=4b1000 : Q=Q; H=4b0??? : Q=0; H=4b?1?? : Q=0; H=4b1010 : Q=1; H=4b1001 : Q=0; default : Q=0; endcase end endmodule 二进制转换成格雷码 module btog(b,g); input [3:0] b; output [3:0]g; assign g[3]=b[3]; assign g[2]=b[3]^b[2]; assign g[1]=b[2]^b[1]; assign g[0]=b[1]^b[0]; endmodule 格雷码转换二进制 module gtob(b,g); input [3:0] g; output[3:0] b; assign b[3]=g[3]; assign b[2]=g[3]^g[2]; assign b[1]=g[2]^g[1]; assign b[0]=g[1]^g[0]; endmodule 乘法器 module mul2(H,F,R); input[1:0] H,F; output[3:0] R; assign R[0]=H[0]F[0]; assign R[1]=(H[1]F[0])^(H[0]F[1]); assign R[2]=(H[1]F[0]H[0]F[1])^(H[1]F[1]); assign R[3]=H[1]F[0]H[0]F[1]H[1]F[1]; //*assign R={R[3],R[2],R[1],R[0]};/* //*assign H={H[1],H[0]};/* //*assign F={F[1],F[0]};/* Endmodule 七段数码管显示 module SMG(A,B); input[3:0] A; output[6:0] B; reg[6:0] B; always @(A) case(A) 4b0000: B=7b0111111; 4b0001: B=7b0000110; 4b0010: B=7b1011011; 4b0011: B=7b1001111; 4b0100: B=7b1100110; 4b0101: B=7b1101101; 4b0110: B=7b1111101; 4b0111: B=7b0000111; 4b1000: B=7b111111

文档评论(0)

moon8888 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档