chapter7-1 多处理机 计算机体系结构教材.pptVIP

计算机系统结构 * 第七章 多处理机 多处理机的概念、问题和硬件结构 紧耦合多处理机多cache的一致性问题 多处理机的并行性和性能 多处理机的操作系统 多处理机的发展 * 本章的重点 紧耦合多处理机多cache的一致性问题； 多处理机的并行算法、并行任务的派生和汇合。 * §7.1多处理机的概念、问题和硬件结构 定义：多处理机具有两个以上的处理机，在操作系统控制下，通过共享的主存或输入/输出子系统或高速通信网络进行通信。 多任务处理，协同求解，提高速度； 利用冗余，提高可靠性、适应性、可用性。 组成分类：同构型、异构型、分布型 属于多指令流、多数据流系统（MIMD) * 多处理机系统由多个独立的处理机组成，每个处理机都能够独立执行自己的程序。 实现更高一级的作业、任务之间的并行 结构上：要用多个指令部件分别控制，通过机间互联网络实现通信 算法上：不限于向量数组 系统管理上：依靠操作系统软件手段解决资源分配和管理，特别是任务分配、处理机调度、进程同步和通讯 * 多处理机与并行处理机的主要差别 方 面 并行处理机 多处理机 ? ? 结构灵活性 针对向量、数组处理而设计的，有专用性，虽然处理单元数多16384个，但设置有限的、固定的机间互连通路 实现作业、任务、程序段的并行，适应算法，结构灵活多变，实现复杂的机间互连，避免争用共享的硬件资源 程序并行性 实现操作级并行，并行性存在指令内部 并行性还存在于指令外部，表现于多个任务间的并行 ? 并行任务派生 通过指令来反映数据间是否并行计算，并由指令直接启动多个处理单元并行工作 需要专门的指令或语句指明程序中各程序段的并发关系，并控制并发执行 进程同步 实现指令内部对数据操作的并行，同步 实现指令、任务作业级的并行，异步 资源分配和任务调度 处理单元数目固定，利用屏蔽手段，改变数目 处理机数目不固定，复杂 * 1 紧耦合多处理机 是通过共享主存来实现处理机间通讯，通信速率受限于主存的频率。 减少主存冲突，采用模m多体交叉存取； 是否带专用Cache，有两种 各个处理机为同构型，同一类型、功能相同的多处理机； * 处理机之间共享主存储器，通过高速总线或高速开关连接。 主存储器有多个独立的存储模块 每个CPU能够访问任意一个存储器模块 通过映象部件MM把处理机访问逻辑地址变换成局部物理地址、主存地址、Cache 通过互连网络寻找合适的路径，并分解访问存储器的冲突 多个输入输出处理机IOP也连接在互连网络上，I/O设备与CPU共享主存储器。 处理机个数不能太多，几个到十几个 * 紧密偶合方式要求有很高通信频带。可以采用如下措施： 采用高速互连网络 增加存储器模块个数，一般n与m，取1～2倍之间。 每个存储器模块再分成多个小模块，并采用流水线方式工作。 每个CPU都有自己的局部存储器LM。 每个CPU设置一个Cache。 * * 松耦合多处理机 每一台处理机都有容量较大的局部存储器，不同处理机间或者通过通道互连实现通信，以共享某些外部设备；或者通过消息传送系统（MTS）连接来交换信息。 可看成分布系统； * 通过消息传送系统连接的松耦合多处理机结构 * 处理机之间的连接频带比较低 通过输入输出接口连接,处理机间互为外围设备进行连接 例如，IBM公司的机器，都可以通过通道到通道的连接器CTC把两个不同计算机系统的IOP连接起来。 通过并口或串口把多台计算机连接起来 例如，用串口加一个MODEL拨号上网，也可以直接连接；多台计算机之间的连接需要有多个接口。 通过Ethernet网络接口连接多台计算机 速度达10Mb、100Mb、1Gb，Mynet已经达到1.28Gb和2.56Gb。 当通信速度要求更高时，可以通过一个通道和仲裁开关CAS（Channel and Arbiter Switch）直接载存储器总线之间建立连接。CAS中有一个高速的通信缓冲存储器。 * 2 机间互联形式 总线形式 环形互连形式 交叉开关形式 多端口存储器形式 蠕虫穿洞寻径网络 开关枢纽结构形式 * 总线形式 多个处理机、存储器模块和外围设备通过接口与公用总线相连，采用分时或多路转接技术传送。 结构简单，成本低，增减模块方便，但对总线的失效敏感。 提高总线的系统效率方法： 采用优质高频同轴电缆，使用光纤； 采用多总线方式减少冲突概率； 使用场合：只使用处理机数较少的场合 * 总线仲裁算法 静态优先级算法：为每一个连到总线的部件分配一固定的优先级，例如：串行链接、独立请求结构 固定时间片算法：把总线按固定大小时间片，轮流提供给部件使用 适合同步总线，时钟同步 动态优先级算法：让总线上各部件优先级可根据情况按一定规则动态地改变 近期最少使用法，循环串行链法 先来