Verilog HDL语言在数字电路设计中的应用.pdfVIP

第 16誊 第 3期 2004年 5月 嘉兴学院学报 Vo1．16No．3 2004．5 JournalofJiaxingCollege ·51· VerilogHDL语言在数字电路设计中的应用 肖林荣 (嘉兴学院机电与建筑工程学院，浙江 嘉兴 314001) 摘 要：电子设计 自动化 (EDA)技术的关键之一是要求采用形式化方法来描述数字电路系统。该文简要 介绍了硬件描述语言VerilogHDL的基本结构，并用基于VerilogHDL语言的EDA技术完成了一个典型的数 字电路系统—— 多功能数字钟的设计，说明了EDA 设计的全过程。 关键词 ：EDA ；VerilogHDL ；数字电路 ；数字钟。 中图分类号：TN79 Abstract：This paperbriefly introduces the structure ofVerilog HDL and illustrates Verilog HDL’s application．BasedonEDA technology，atypi