功率MOSFET新结构及工艺研究_打印.doc

  1. 1、本文档共56页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
功率MOSFET新结构及工艺研究_打印

分类号 UDC 密 级 学 号 硕士学位论文 功率MOSFET新结构及其工艺研究 孙 丞 学 科 名 称: 微电子学与固体电子学 学 科 门 类: 工 学 指 导 教 师: 王彩琳 副教授 申 请 日 期: 2009-01 论文题目:功率MOSFET新结构及其工艺研究 学科专业:微电子学与固体电子学 研 究 生:孙丞 指导教师:王彩琳 副教授 摘 要功率MOSFET输入阻抗高、开关速度快、安全工作区宽以及热稳定性好等特点,广泛地应用于开关电源等领域。 MOSFET的结构、特性以及制造工艺。利用ISE软件重点分析了VDMOS的各项特性和关键工艺,给出了关键结构参数的设计方法,模拟分析了高温对器件特性以及关键特性参数的影响。提出了一种新的沟槽-平面栅功率MOSFET结构(TPMOS),分析模拟了新结构的各项特性以及关键工艺。主要研究内容如下: 第一,研究了VDMOS的各项特性。结果表明,VDMOS结构中,高耐压要求VDMOS具有低浓度、较厚的漂移区,较短的栅极长度,但是随着漂移区厚度的增加和浓度的降低,以及栅极长度的减小,漂移区电阻和JFET区电阻会增大,导致器件的导通电阻增大,通态功耗增大。因此,VDMOS的导通电阻与击穿电压之间形成不可调和的矛盾。 第二,分析了高温对VDMOS特性及其关键特性参数的影响。结果表明,在硅器件的工作温度 (420K)内,随着温度的升高,VDMOS会出现阈值电压减小,等影响提出改善高温特性的方法给出600V VDMOS优化的关键结构参数。结果表明,沟槽的引入消除了间距对VDMOS击穿电压和导通电阻的影响第四,TPMOS新结构的制作工艺。p基区、n+源区及相互影响TPMOS器件的特性该对进一步研究有一定参考价值。 关键词:电力半导体器件;功率MOSFET; Title: Major: Microelectronics and Solid-State Electronics Name: Cheng SUN Supervisor: Associate Prof. Cailin WANG Abstract The power MOSFET has good performance in input independence, switching speed, safe operating area and thermal stability, so it’s widly used in switchd-model power converters and so forth. The structure, principle, characteristics and fabrication process are analyzed systemically in this thesis. The characteristics and key processes of VDMOS are simulated using ISE-TCAD simulator, and the design methods of key parameters are also given. And a trench-planar MOSFET(TPMOS) is presented. The characteristics and key process of the new structure are analyzed. The main content is as follows: Firstly, the characteristics of VDMOS are simulated. The results show that the breakdown voltage required a thick and low-doping epitaxital layer and a smaller length of gate, but it will increase the on-resistance of the JFET and the epitaxital layer. This is a conflict between the breakdown voltage and the on-resistance. Secondly, the influence of the

文档评论(0)

xy88118 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档