第3讲　VHDL结构与 及要素 EDA课件.pptVIP

第3讲　VHDL结构与要素; §3.1 VHDL的结构; 完整的VHDL语言程序由实体定义(ENTITY)、结构体描述(ARCHITECTURE)、配置(CONFIGURATION)、包(PACKAGE)和库(LIBRARY)5个部分构成。;　　[例3.1]　　LIBRARY IEEE； --库调用语句　　 USE IEEE.STD_LOGIC_1164.ALL； --包调用语句　　ENTITY and2 IS　　 PORT( a：IN BIT；　　　 b：IN BIT；　　　 c：OUT BIT)； 　　END ENTITY and2； --实体定义　　ARCHITECTURE behav OF and2 IS　　BEGIN　　 c=a and b；　　END ARCHITECTURE behav； --结构体;§3.2 实体　　实体(ENTITY)是VHDL程序设计的基本单元，其表示的电路可以像微处理器那样复杂，也可以像单个逻辑门那样简单。实体定义部分用于定义实体的名称、输入/输出接口等实体与外部对象交互的信息。 　　实体定义是一个初级设计单元，可以单独编译并且可以被并入设计库，它给实体命名并给实体定义一个接口，接口信息用于与其他模块通信。实体定义描述了器件的外部视图，即从外部看到的器件的外貌，包括该器件的名称、端口。在实体定义部分也可以定义参数，并把参数从外部传入模块内部。;实体定义的最简表达式：;实体定义的最简表达式：;　　例3.3所示为应用类属参数说明语句的一个位宽为“datawidth”的二输入与门实体定义。　　[例3.3]　　ENTITY bus_and IS　　GENERIC (datawidth：INTEGER:=8)；　　 PORT ( bus_a：IN BIT_VECTOR(datawidth-1 DOWNTO 0)；　　　　 bus_b：IN BIT_VECTOR(datawidth-1 DOWNTO 0)；　　　　 bus_c：OUT BIT_VECTOR(datawidth-1 DOWNTO 0)　　　　)； 　　END ENTITY bus_and；;实体定义的最简表达式：;端口名是赋予每个外部引脚的名称，通常用一个或几个英文字母，或用英文字母加数字来命名。名称满足VHDL标志符的要求即可，一般情况下，名称的含义最好与惯例一致，例如用以“D”开头的端口名表示数据，用以“A”开头的端口名表示地址。;端口模式用来说明数据和信号通过该端口的方向。VHDL提供了如下端口模式： IN——定义端口通道为单向只读模式，规定数据只能???该端口流入实体中，在实体内部结构的描述中只能读取该端口中的值。　　OUT——定义端口通道为单向输出模式，规定数据只能由该端口从实体内部向外输出，在实体内部结构的描述中只能向该端口赋值。　　INOUT——定义端口通道为输入/输出双向模式，既可输入数据，又可输出数据，在实体内部结构的描述中既能读取该端口的值，又能向该端口赋值；从实体外部看，既可以向该端口输入数据，又可以读取该端口的输出数据。在使用这种端口类型时，还有很多需要考虑的因素。　BUFFER——类似于INOUT的双向端口，但此类端口只能有一个源，即只能有一个数据源向该端口写数据，当实体内部向该端口输出数据后，如果实体接着读取该端口的数据，则读取的数据就是刚才输出的数据。;Out与Buffer的区别;VHDL作为一种强类型语言，任何一种数据对象(信号、变量、常数)必须严格限定其取值范围。VHDL中提供了10种数据类型。IEEE 1706—93标准规定的数据类型包括布尔型(BOOLEAN)、位型(BIT)、位矢量型(BIT_VECTOR)和整数型(INTEGER)等。;　　当用户使用了IEEE库中的标准程序包后，可以使用预先定义的标准逻辑位“STD_LOGIC”数据类型和标准逻辑矢量“STD_LOGIC_VECTOR”数据类型等。　　位型数据规定的取值范围是逻辑位“1”和“0”。在VHDL中，表示逻辑位“0”和“1”的表达必须加单引号，否则VHDL综合器会将未加单引号的0和1解释为整数数据类型(INTEGER)。位型数据可以参与逻辑运算或算术运算，其结果仍是位型数据。VHDL综合器用一个二进制位表示位型。;§3.3 结构体　　结构体描述一个设计的结构或行为，把一个设计的输入与输出之间的关系