第4章 并行端口 单片机原理及接口技术 知识(C51编程)课件.pptVIP

4.2.2 左右来回循环的流水灯的制作 下面介绍在【例4-1】的基础上，增加了从右到左点亮发光二极管的功能，即制作左右来回循环的节日彩灯，显示规律如图4-7所示。具体电路如图4-6所示。 * 图4-7 节日彩灯的花样显示的规律 为了使显示效果更加绚丽多彩，图4-6中的P1端口8个引脚分别接有不同颜色的发光二极管。具体如表4-1所示。 * 第4章 AT89S51片内并行端口的  原理及编程  * 【内容概要】本章介绍AT89S51单片机片内的4个双向的8位并行I/O端口P0、P1、P2和P3的内部电路结构、工作原理及应用，并介绍使用C51对4个8位并行I/O端口的编程。 * 4.1 AT89S51的并行I/O端口的结构及工作原理 AT89S51共有4个双向的8位并行I/O端口：P0、P1、P2和P3，它们的输出锁存器属于特殊功能寄存器。4个端口除了按字节输入/输出外，还可位寻址，便于实现位控功能。 4.1.1 P0口 双功能的8位并行端口，字节地址为 80H，位地址为80H～87H。端口的各位具有完全相同但又相互独立的电路结构，P0口某一位的位电路结构如图4-1所示。 * 图4-1 P0口某一位的位电路结构 1．位电路结构 P0口某位的电路包括： （1）一个数据输出锁存器，用于数据位锁存。 （2）两个三态数据输入缓冲器，分别是用于读锁存器的输入缓冲器BUF1和读引脚的输入缓冲器BUF2。 （3）一个多路转接开关MUX，一个输入来自锁存器的端，另一输入为地址/数据信号的反相输出。MUX由“控制”信号控制，实现锁存器的输出和地址/数据信号之间的转接。 （4）数据输出的控制和驱动电路，由两个场效应管（FET）组成。 * 真正的双向端口，简称双向口。 （2）P0口用作通用I/O口 当P0口不作为系统的地址/数据总线使用时，也可作为通用I/O使用。 当用作通用I/O口时，对应的“控制”信号为0，MUX打向下面，接通锁存器的端，“与门”输出为0，上方的场效应管截止，形成的P0口输出电路为漏极开路输出。 P0口用作输出时，来自CPU的“写”脉冲加在D锁存器的CP端，内部总线上的数据写入D锁存器，并由引脚P0.x输出。当D锁存器为1时，端为0，下方场效应管截止，输出为漏极开路，此时，须外接上拉电阻才能有高电平输出； * 当D锁存器为0时，下方场效应管导通，P0口输出为低电平。 P0口作为输入口使用时，有两种读入方式：“读锁存器”和“读引脚”。当CPU发出“读锁存器”指令时，锁存器的状态由Q端经上方的三态缓冲器BUF1进入内部总线；当CPU发出“读引脚”指令时，锁存器的输出状态=1（即端为0），从而使下方场效应管截止，引脚的状态经下方的三态缓冲器BUF2进入内部总线。 3．P0口的特点 P0口有如下特点：P0口为双功能口——地址/数据复用口和通用I/O口。 * （1）当P0口用作地址/数据复用口时，是一个真正的双向口，用作与外部存储器的连接，输出低8位地址和输出/输入8位数据。 （2）当P0口用作通用I/O口时，由于需在片外接上拉电阻，端口不存在高阻抗（悬浮）状态，因此是一个准双向口。为保证引脚信号的正确读入，应首先向锁存器写1。单片机复位后，锁存器自动被置1；当P0口由原来的输出状态转变为输入状态时，应首先置锁存器为1，方可执行输入操作。 一般情况下，P0口大多作为地址/数据复用口使用，这时就不能再作为通用I/O口使用。 * 4.1.2 P1口 单功能I/O口，字节地址为 90H，位地址为 90H～97H。P1口某一位的位电路结构如图4-2所示。 1．位电路结构 位电路由3部分组成： （1）一个数据输出锁存器，用于输出数据位的锁存。 （2）两个三态的数据输入缓冲器BUF1和BUF2，分别用于读锁存器数据和读引脚数据的输入缓冲。 （3）输出驱动电路，由一个场效应管（FET）和一个片内上拉电阻组成。 * 图4-2 P1口某一位的位电路结构 2．工作过程分析 P1口只能作为通用的I/O口使用。 （1）P1口作为输出口时，若CPU输出1，Q=1，Q*=0，场效应管截止，P1口引脚的输出为1；若CPU输出0，Q=0，Q*= 1，场效应管导通，P1口引脚的输出为0。 （2）P1口作为输入口时，分为“读锁存器”和“读引脚”两种方式。“读锁存器”时，锁存器的输出端Q的状态经输入缓冲器BUF1进入内部总线；“读引脚”时，先向锁存器写1，使场效应管截止，P1.x引脚上的电平经输入缓冲器BUF2进入内部总线。 * 3．P1口的特点 P1口由于有内部上拉电阻，没有高阻抗输入状态，故为准双向口。作为输出口时，不需要在片外接上拉电阻。 P1口“读引脚”输入时，必须先向锁存器写入1。