集成电路工艺中powermos失效模式及改善方法分析-analysis of power mos failure modes and improvement methods in integrated circuit technology.docx

目 录 HYPERLINK \l _bookmark0 第一章 绪论 1 HYPERLINK \l _bookmark1 1.1 对于 POWER MOS 失效分析及改善方法研究的背景与意义 1 HYPERLINK \l _bookmark2 1.2 POWER MOS 良率异常等问题分析与改善的现状 1 HYPERLINK \l _bookmark3 1.3 本论文主要研究的内容 2 HYPERLINK \l _bookmark4 第二章 POWER MOS 电性参数与工艺流程简介 3 HYPERLINK \l _bookmark5 POWER DEVICE 概述 3 HYPERLINK \l _bookmark6 POWER MOS 的电性参数 5 HYPERLINK \l _bookmark7 POWER MOS PROCESS FLOW 简介 7 HYPERLINK \l _bookmark8 2.3.1 零层制作 7 HYPERLINK \l _bookmark9 2.3.2 有源区制作 7 HYPERLINK \l _bookmark10 2.3.3 GR 制作（可选） 8 HYPERLINK \l _bookmark11 DT 制作 8 HYPERLINK \l _bookmark12 Poly 制作 9 HYPERLINK \l _bookmark13 井区及 Source 制作 9 HYPERLINK \l _bookmark14 CT 的制作 10 HYPERLINK \l _bookmark15 METAL 的制作 11 HYPERLINK \l _bookmark16 第三章 VGS 的失效分析与解决方案 13 HYPERLINK \l _bookmark17 Poly 蚀刻造成的 Wafer edge VGS 偏低的问题 13 HYPERLINK \l _bookmark18 Trench 到 CT 距离造成的 Wafer edge VGS 偏高的问题 16 HYPERLINK \l _bookmark19 3.3 小结 19 HYPERLINK \l _bookmark20 第四章 BVDSS 的失效分析与解决方案 20 HYPERLINK \l _bookmark21 WAFER EDGE BVDSS 异常失效的分析 20 HYPERLINK \l _bookmark22 Poly 蚀刻造成的 Wafer edge BVDSS 失效的问题 20 HYPERLINK \l _bookmark23 Metal Al extrusion 造成的 Wafer edge BVDSS 失效的问题 23 HYPERLINK \l _bookmark24 4.2 按光罩重复的 BVDSS 异常失效的分析 24 HYPERLINK \l _bookmark25 4.3 由于存在寄生 MOS 导致的整体 BVDSS 异常失效的分析 28 HYPERLINK \l _bookmark26 4.4 小结 32 HYPERLINK \l _bookmark27 第五章 RDSON 的失效分析与解决方案 33 HYPERLINK \l _bookmark28 5.1 W/E RDSON 失效的分析与改善 34 HYPERLINK \l _bookmark29 5.2 整体 RDSON 失效的分析和改善方法 39 HYPERLINK \l _bookmark30 5.3 小结 43 HYPERLINK \l _bookmark31 第六章 IGSS 的失效分析与解决方案 44 HYPERLINK \l _bookmark32 6.1 多晶硅残留导致的 IGSS 失效分析与解决方案 44 HYPERLINK \l _bookmark33 6.2 由于金属残留导致的 IGSS 失效及解决方案 46 HYPERLINK \l _bookmark34 6.2.1 W 残留造成的 IGSS 失效的问题 46 HYPERLINK \l _bookmark35 6.2.2 AlCu metal 残留造成的 IGSS 失效的问题 49 HYPERLINK \l _bookmark36 6.3 小结 50 HYPERLINK \l _bookmark37 第七章 总结与展望 51 HYPERLINK \l _bookmark38 参考文献 52 HYPERLINK \l _bookmark39 致 谢 54 第一章 第一章 绪论 PAGE PAGE 10 第一章 绪论 1.1 对于 POWE