QuartusⅡ调用ModelSimAltera进行波形仿真.pdfVIP

QuartusⅡ调用ModelSimAltera进行波形仿真.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Quartus Ⅱ调用 ModelSim-Altera 进行波形仿真 Quartus Ⅱ 10.1 已经不能直接建立波形文件进行仿真了,但 可以通过写 test bench 文件,调用 ModelSim-Altera 进行波形 仿真。本文通过一个简单的例子 —— 模 4 计数器,来说明如何 调用 ModelSim。 在下载 Quartus Ⅱ 10.1 时,也要下载 ModelSim-Altera。 说明:ModelSim 有其他的版本,最好的是 ModelSim SE, ModelSim-Altera 是免费的,如果有 ModelSim SE 的破解版的 话也是可以的,这里我将 ModelSim 分成两种,ModelSim 和 ModelSim-Altera。 安装完两个软件后,打开 Quartus Ⅱ 10.1,在菜单栏上打开 Tools | Options , 如下图。 设置 ModelSim.exe 的路径,有哪个版 本就设置哪个,都有的话都设置。 设置完之后,新建一个工程 CNT4。 只进行仿真的话,该页可不 设置。 这里可以选择仿真工具 ModelSim 和 ModelSim-Altera(亦可不设置,在 后面可以设置),以及语言种类,这里 以 ModelSim-Altera 和 VHDL 语言 为例介绍。 新建一个 VHDL 文件,代码如下: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; ENTITY CNT4 IS PORT ( CLK : IN STD_LOGIC; Q: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END CNT4; ARCHITECTURE BEH OF CNT4 IS SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS (CLK) BEGIN IF CLKEVENT AND CLK=1 THEN Q1=Q1+1; END IF; END PROCESS; Q=Q1; END BEH; 按菜单栏 Processing | Start Compilation 进行编译,也可以 按工具栏上的快捷键。编译完,按菜单栏 Processing | Start | Start Test Bench Template Writer , 成功后, 按菜单栏 File | Open,打开 E:\CNT4\simulation\modelsim\, 选择 CNT4.vht 文件。得到的是 test bench 文件的一个模板。 代码如下: LIBRARY ieee; USE ieee.std_logic_1164.all; Top level module ENTITY CNT4_vhd_tst IS END CNT4_vhd_tst; ARCHITECTURE CNT4_arch OF CNT4_vhd_tst IS -- constants -- signals SIGNAL CLK : STD_LOGIC:=1; SIGNAL Q : STD_LOGIC_VECTOR(3 DOWNTO 0); COMPONENT CNT4 PORT ( CLK : IN STD_LOGIC; Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END COMPONENT; BEGIN Design instance name i1 : CNT4 PORT MAP ( -- list connections between master ports and signals CLK = CLK, Q = Q ); init : PROCESS -- variable declarations BEGIN --

文档评论(0)

beifanglei + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档