第5章80868088总线操作和时序.pptVIP

从图中可以看到,8288接收时钟发生器的CLK信号，这使得8288与CPU及系统中的其它部件同步。 8288的 2，1，0和CPU的 2，1，0信号直接相连，接收CPU这三个引脚提供的状态信息，由此来确定当前CPU要执行哪种操作，从而发出相应的命令信号。 最大模式总线形成 第63页/共89页 状态信号和命令信号之间的对应关系见表2-5所示。 ：中断响应信号，送往发出中断请求的接口，与最小模式下由CPU直接发出的中断响应信号 相同。 ：I/O端口读命令。此命令有效时，将所选中的端口中的数据读到数据总线上。它相当于最小模式系统中由CPU发出的控制信号 有效和 为低电平的组合。 最大模式总线形成 第64页/共89页 ：I/O端口写命令。此命令有效时，把数据总线上的数据写入被选中的端口中。它相当于最小模式系统中由CPU发出的控制信号 有效和 为低电平的组合。 ：存储器读命令。此命令有效时，被选中的存储单元把数据送到数据总线。它相当于最小模式系统中由CPU发出的控制信号 有效和 为高电平的组合。 ：存储器写命令。此命令有效时，把数据总线上的数据写入被选中的存储单元中。它相当于最小模式系统中由CPU发出的控制信号 有效和 为高电平的组合。 最大模式总线形成 第65页/共89页 ：提前的存储器写命令。其功能与 一样，只是提前一个时钟周期输出。 ：提前的I/O端口写命令， 其功能与 一样，只是提前一个时钟周期输出。 8288除了根据CPU送来的状态信号发出相应的命令信号外，还发出控制输出信号，8288总线控制器发出的控制信号有ALE、DEN、 和 。 ALE：地址锁存允许信号。它的功能相当于最小模式系统中由CPU发出的ALE。 最大模式总线形成 第66页/共89页 DEN：数据总线允许信号。此信号经反相器接数据收发器8286的端。当DEN有效时，数据收发器把局部数据总线和系统数据总线连接起来。形成一个传输数据的通路；当DEN 无效时，数据收发器使局部数据总线与系统数据总线断开。它相当于最小模式系统中由CPU发出的信号，其差别只是高电平有效。 ：数据收发信号。它的功能相当于最小模式系统中由 CPU发出的信号。 ：主级连允许/外设数据允许信号。此功能取决 于8288的输入控制信号IOB（I/O总线方式）。 最大模式总线形成 第67页/共89页 8086 CPU最小方式下的主要操作 存储器读/写 I/O端口读/写 中断响应 总线请求/允许 复位 5.4 8086 CPU最小模式下的总线时序 第68页/共89页  1. 总线读操作 当8086 CPU进行存储器或I/O端口读操作时，总线进入读周期，8086的读周期时序如图所示。 8086 CPU最小模式下的总线时序 第69页/共89页 存储器读总线周期 T4 T3 T2 T1 ALE CLK A19/S6 ~ A16/S3 A15 ~ A8 AD7 ~ AD0 A15 ~ A8 A7 ~ A0 输入数据 A19 ~ A16 S6 ~ S3 READY （高电平） IO/M* RD* T1状态——输出20位存储器地址A19 ~ A0 IO/M*输出低电平，表示存储器操作； ALE输出正脉冲，表示复用总线输出地址 T2状态——输出控制信号RD* T3和Tw状态——检测数据传送是否能够完成 T4状态——前沿读取数据，完成数据传送 第70页/共89页 I/O读总线周期 T4 T3 T2 T1 ALE CLK A19/S6 ~ A16/S3 A15 ~ A8 AD7 ~ AD0 A15 ~ A8 A7 ~ A0 输入数据 S6 ~ S3 READY （高电平） IO/M* RD* 0000 T1状态——输出16位I/O地址A15 ~ A0 IO/M*输出高电平，表示I/O操作； ALE输出正脉冲，表示复用总线输出地址 T2状态——输出控制信号RD* T3和Tw状态——检测数据传送是否能够完成 T4状态——前沿读取数据，完成数据传送 第71页/共89页 基本的读周期由4个T周期组成 T1状态：8086从分时复用线AD15～AD0和A19/S6～A16/S3输出读目标的地址 T2状态：高四位地址线上的地址信号消失，出现S6～S3状态信号，保持到读周期结束 T3状态：存储器或I/O端口的数