第9讲数字比较器及加法器.ppt

第9讲 数字比较器与加法器 9-1 数字比较器 9-2 加法器 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。 9.1.1 1位数值比较器 设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。 9-1 数字比较器 逻辑表达式 逻辑图 9.1.2 集成4位数值比较器 集成4位数值比较器真值表 根据比较规则，可得到四位数码比较器逻辑式： 真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和IA B 、 IA B、IA = B 。 其中IA B 、 IA B、IA = B为设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号　YA＞B、YA＜B、和YA＝B分别表示本级的比较结果。 用一片四位数值比较器实现两个五位二进制数的比较。 设两个待比较的数是A=A4A3A2A1A0、B=B4B3B2B1B0，将级连输入端作为最低位的数据输入端。当A4A3A2A1=B4B3B2B1时，两数的比较结果取决于A0、B0， 若A0B0，只能是A0=1，B0=0 A0B0，只能是A0=0，B0=1 A0=B0，有两种可能A0=B0=1，A0=B0=0 B0 A0 YAB A3 A2 A1 A0 B3 B2 B1 B0 IAB IAB IA=B YAB YA=B A4 B4 A3 B3 A2 B2 A1 B1 ⊙ 9.3.3 比较器的级联 串联扩展 最低4位的级联输入端IAB、 IAB和IA=B 必须预先分别预置为0、0、1。 并联扩展 例2：设计三个四位数的比较器，可以对A、B、C进行比较，能判断： (1) 三个数是否相等。 (2) 若不相等，A数是最大还是最小。 比较原则： 先将A与B比较，然后A与C比较，若A=B A=C，则A=B=C；若AB AC，则A最大；若AB AC，则A最小。 可以用两片74LS85实现。 A=B=C A最大 A最小 IAB IAB YAB YA=B YAB C1 C0 C3 C2 IA=B IAB IAB B1 B0 B3 B2 IA=B 1 1 A1 A0 A3 A2 B1 B0 B3 B2 A1 A0 A3 A2 B1 B0 B3 B2 A1 A0 A3 A2 YAB YA=B YAB A=B=C A最大 A最小 （IAB） （IAB） YAB YA=B YAB C1 C0 C3 C2 （IA=B） （IAB） （IAB） YAB YA=B YAB B1 B0 B3 B2 （IA=B） 1 1 A1 A0 A3 A2 B1 B0 B3 B2 A1 A0 A3 A2 B1 B0 B3 B2 A1 A0 A3 A2 9-2 加法器 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001， 计算A+B。 0 1 1 0 1 0 0 1 1 加法运算的基本规则： (1) 逢二进一。 (2) 最低位是两个数的最低位的叠加，没有低位进位。 (3) 其余各位都是三个数相加，包括被加数、加数和低位来的进位。 (4) 任何位相加都可能产生两个结果：本位和、向高位的进位。 用半加器实现 用全加器实现 一、半加器 半加运算不考虑从低位来的进位。设： A---被加数；B---加数；S---本位和；C---进位。 真值表 逻辑图 =1 A B S C 半加器 A B C S 逻辑符号 二、一位全加器： an---被加数；bn---加数；cn-1---低位的进位；sn---本位和；cn---进位。 真值表 逻辑图 逻辑符号 cn-1 ≥1 bn an cn sn =1 =1 FA Bn An Cn Sn Cn-1 全加器SN74LS183的管脚图 1 14 SN74LS183 1an 1bn 1cn-1 1cn 1sn 2cn-1 2cn 2sn 2an 2bn Ucc GND （一）四位串行加法器 B4 A4 C4 S4 FA B3 A3 C3 S3 FA B2 A2 C2 S2 FA B1 A1 C1 S1 C0 FA 进位按逐级串行传输方式进行，由于各个进位的产生依赖于低位的进位，因此，运算速度慢。 串行进位 三、四位位全加器： （二）超前进位（并行进位）加法器： 各位的进位直接由被加数和加数决定。 ∵Ci=(Ai⊕Bi)Ci-1+AiBi 令Pi=Ai⊕Bi Gi=AiBi 则Ci=PiCi-1+Gi