第二章 逻辑代数及硬件描述语言基础.ppt

2.2 逻辑函数的卡诺图化简法 2.2.2 逻辑函数的最小项表达式 2.2 逻辑函数的卡诺图化简法 2.2.1 最小项的定义及其性质 2、最小项的性质 2.2.2 逻辑函数的最小项表达式 2.2.4 用卡诺图化简逻辑函数 2、用卡诺图化简逻辑函数的一般步骤 3、卡诺图化简举例 3、卡诺图化简举例 用卡诺图表示逻辑函数的方法： 1. 将逻辑函数化为最小项表达式； 2. 填写卡诺图。 。 L m0 m3 m2 m4 m6 m5 m7 m1 1 1 1 1 1 0 0 0 解 1). 将逻辑函数化为最小项表达式； 2.) 填写卡诺图。 例1 用卡诺图表示逻辑函数 0 0 0 0 0 例2 画出下式的卡诺图 解 1. 将逻辑函数化为最小项表达式 2. 填写卡诺图 0 1 00 01 11 10 BC A m0 m1 m2 m3 m4 m5 m6 m7 BC A 0 1 00 01 11 10 1 1 1 1 0 0 0 1 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 L 1 0 0 1 1 1 0 1 m0 m1 m2 m3 m4 m5 m6 m7 逻辑函数真值表 逻辑函数的卡诺图 逻辑函数式最小项表达式 逻辑函数的几种表示方式 1、用卡诺图化简逻辑函数卡诺图化简的依据 若两个最小项相邻， 则可合并为一项并消去一个变量。 2. 若四个最小项相邻并排列成一个矩形组， 则可合并为一项并消去两个变量。 3. 若八个最小项相邻并排列成一个矩形组， 则可合并为一项并消去三个变量。 依据：具有相邻性的最小项可合并，消去不同因子。 在卡诺图中，最小项的相邻性可以从图形中直观地反映出来。 A.画出逻辑函数的卡诺图。 3.同一方格可以被不同的包围 圈重复包围多次，但新增的包 围圈中一定要有原有包围圈未 曾包围的方格。 4. 一个包围圈的方格数要尽可能多,包围圈的数目要可能少。 X B. 合并最小项，即将相邻的为1的方格圈成一组。 C. 将所有包围圈对应的乘积项相加。 包围圈内的方格数一定是2n个，且包围圈必须呈矩形。 2.循环相邻特性包括上下底相邻，左右边相邻和四角相邻。 画包围圈时应遵循的原则： 3.2.4 用卡诺图化简逻辑函数 卡诺图化简的原则 化简后的乘积项应包含函数式的所有最小项，即覆 盖图中所有的1 乘积项的数目最少，即圈成的矩形最少 每个乘积项因子最少，即圈成的矩形最大 例1 用卡诺图化简 2.2.4 用卡诺图化简逻辑函数 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 例2 用卡诺图化简 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 圈0 圈1 例： 1 0 1 0 1 1 01 00 A BC 例： 1 0 1 1 1 1 1 1 0 0 1 0 1 1 01 00 A BC 例： 1 0 1 1 1 1 1 1 0 0 1 0 1 1 01 00 A BC 例： 化 简 结 果 不 唯 一 * * 2 .逻辑代数与硬件描述语言基础 2.1 逻辑代数 2.2 逻辑函数的卡诺图化简法 2.3 硬件描述语言Verilog HDL基础 教学基本要求 1、熟悉逻辑代数常用基本定律、恒等式 和规则. 3、了解硬件描述语言Verilog HDL. 2、掌握逻辑代数的变换和卡诺图化简法. 2 .逻辑代数与硬件描述语言基础 2.1.1 逻辑代数的基本定律和恒等式 2.1 逻辑代数 2.1.3 逻辑函数的变换及代数化简法 2.1.2 逻辑代数的基本规则 2.1 逻辑代数 逻辑代数又称布尔代数。它是分析和设计现代数字逻辑电路不可缺少的数学工具。逻辑代数有一系列的定律、定理和规则，它用于对数学表达式进行处理，以完成对逻辑电路的化简、变换、分析和设计。 逻辑关系指的是事件产生的条件和结果之间的因果关系。在数字电路中往往是将事情的条件作为输入信号，而结果用输出信号表示。条件和结果的两种对立状态分别用逻辑“1” 和“0”表示。 　　1.　基本公式 　　２.1.1 逻辑代数的基本定律和恒等式 交换律： A + B = B + A A · B = B · A 结合律： A + B + C = (A + B) + C A · B · C = (A · B) · C 　　分配律： A + BC = ( A + B )( A + C ) A (