计算机系统结构(第八讲)9.pptVIP

计算机系统结构(第八讲) 厦门大学计算机科学系 陆达 2004年12月13日 第五章 标量处理机 5.3.2 超流水线处理机 什么是超流水线处理机？ 这种在一个基本时钟周期内能够分时发射多条指令的处理机称为超流水线处理机 超流水线处理机：流水线的级数≥8 超标量处理机：是以增加硬件资源为代价来换取处理机的性能；空间并行性 超流水线处理机：只需增加少量硬件，是通过各部分硬件的充分重叠工作来提高处理机的性能；时间并行性 5.3.2.1 指令执行时序 在一个时钟周期内能够发射n条指令，每隔1/n个时钟周期发射一条指令 图5.79：超流水线处理机的指令执行时空图 （每个时钟周期分时发射2条指令） 功能段可以进一步细分： “译码（ID）功能段”=“译码”流水级+“取第一个操作数”流水级+“取第二个操作数”流水级 图5.81：MIPS R4000处理机的流水线操作 8级流水线、每个时钟周期包含两个流水线 图5.82：MIPS R4000正常指令流水线工作时序 一个时钟周期内，流水线执行完成了两条指令 图5.83：LOAD指令引起的流水线暂停 暂停一个时钟周期（两个流水线周期） 5.3.2.3 超流水线处理机性能 在一台指令级并行度为(1,n)的超流水线处理机上，执行N条没有数据相关和控制相关的指令所需要的时间为： T(1,n)=[k+(N-1)/n]*△t n：每个时钟周期分时发射的指令的条数 N：需要执行的指令条数 k：指令流水线的功能段数 k*n：指令流水线的级数 加速比： S(1,n)=T(1,1)/T(1,n)=n*(k+N-1)/(n*k+N-1) S(1,n)max=n 5.3.3 超标量超流水线处理机 超标量处理机：在一个时钟周期内发射多条指令；主要开发空间并行性，依靠多个操作在重复设置的操作部件上同时执行来提高程序的执行速度 超流水线处理机：把一个时钟周期细分为多个流水线周期，每一个时钟周期能够发射并执行完成多条指令；主要开发时间并行性，在同一操作部件上重叠多个操作，通过使用较快时钟周期的深度流水线来加快程序的执行速度 超标量超流水线处理机：超标量处理机+超流水线处理机 5.3.3.1 指令执行时序 图5.84：超标量超流水线处理机的指令执行时空图 在一个时钟周期内要发射指令n次，每次发射指令m条，每个时钟周期共要发射指令m*n条 5.3.3.2 典型处理机结构 DEC公司的Alpha 21064处理机结构（图5.85） 四个部件： （1）、整数执行部件（EBOX） （2）、浮点执行部件（FBOX） （3）、地址部件（ABOX） （4）、中央控制部件（IBOX） 两个Cache： （1）、指令Cache （2）、数据Cache 采用顺序发射乱序完成的方式控制指令流水线 图5.86：Alpha 21064处理机的指令流水线结构 三条指令流水线： （1）、整数操作流水线（7级） （2）、访问存储器流水线（7级） （3）、浮点操作流水线（10级） 每个指令流水线的前四个流水级（IF、SWAP、I0、I1）采用静态流水线 每个指令流水线的后3～6个流水级采用动态流水线 Alpha 21064处理机：每个时钟周期能够发射两条指令；三条指令流水线的平均级数为8级；属于超标量超流水线处理机 5.3.3.3 超标量超流水线处理机性能 在一台指令级并行度为(m,n)的超标量超流水线处理机上，连续执行N条没有资源冲突，没有数据相关和控制相关的指令所需要的时间为： T(m,n)=[k+(N-m)/(m*n)]*△t m：每个时钟周期同时发射指令的条数 n：每个时钟周期分时发射的指令的条数 k：指令流水线的时钟周期 N：需要连续执行的指令的条数 加速比：S(m,n)=T(1,1)/T(m,n)=[m*n*(k+N-1)]/[m*n*k+N-m] S(m,n)max=m*n 图5.87：三种指令级并行处理机的相对性能 横坐标：处理机的设计指令级并行度（m*n） 纵坐标：处理机能够达到的实际指令级并行度 结论： （1）、超标量处理机相对性能最高，其次是超标量超流水线处理机，超流水线处理机的相对性能最低； （2）、一般认为m和n都不要超过4； （3）、一个特定程序由于受到本身的数据相关和控制相关的限制，它的指令级并行度的最大值是确定的，这个最大值主要由程序自身的语义来决定，与这个程序运行在那一种处理机上无关。 本章总结 先行控制技术 流水线处理机 超标量处理机、超流水线处理机、超标量超流水线处理机 先行控制技术 缓冲技术：在工作速度不固定的两个