电磁兼容和PCB的设计 第4章 信号完整性分析.pptVIP

第 4 章 信号完整性分析;信号完整性概述 传输线理论 相对介电常数与传播速度 反射和衰减振荡 串扰 PCB终端匹配的方法 信号完整性常用设计工具介绍 ;4.1 信号完整性概述;信号完整性（Signal Integrity，简称SI）是指信号线上的信号质量 。;4.2 传输线理论;PCB;均匀无耗传输线电路模型;3. 传输线效应;尺寸λ/20; 对于边沿速率为1ns的信号，任何等于或大于9cm的传输线可视为电气长线。 ;4.3 相对介电常数与传播速度;在电磁场与波中的，我们学过介质或材料的三个重要参数：;介质材料;电磁波的传播速度取决于周围的传输媒质，传播时延与PCB 的传播速度成反比。;常用几种PCB材料的相对介电常数 、传播速度、和传播时延如下所示 。（在 1MHz 下测出）;4.4 反射和衰减振荡;走线宽度的变化 走线阻抗的变化 网络终端不匹配 缺少终端 布线层间的导孔 变化的负载和逻辑器件 大电源平面不连续;传输线产生的反射效应: ; 如果负载与传输线不匹配，电压波形将被反射回源端，反射电压为 Vr，反射系数为Kr ,定义式如下;当负载开路：;3. 典型的传输线系统;传输线获得最小反射的条件：;传输线效应;.;例：Z0= 150欧，ZS= 100欧, ZL= 1000欧, E = 5V，KL = 0.74，KS = - 0.2;过冲和欠冲 :;4. 衰减振荡（振铃）; 4.5 串 扰; 高速走线 模拟电路 走线间;(1) 容性串扰 就是信号间的容性耦合。当信号线在一定长度上靠的比较近就会发生。; 在一个不希望有的寄生变压器初次级之间的耦合。如下图所示。;(3) PCB 中避免串扰的设计和布线技术;根据功能分类逻辑器件系列，保持总线结构被严格控制 最小化元件间的物理距离 最小化并行布线走线长度;相邻层上的布线要互相垂直（防止层间电容耦合） 降低信号到地的参考距离间隔 隔离布线层（背板层叠设计） 将高噪声发射体（时钟、I/O、高速互连）分割或隔离在不同的布线层上 将长时钟走线和高速并行走线更接近参考层 对于微带线和带状线，走线高度限制在高于地平面10mil以内 ;H;2. 3-W 原则 ;终端中的3-W 原则 , 如下图：;4.6 PCB终端匹配的方法;串联终端 并联终端 戴维宁网络 RC网络 二极管网络;1. 串联终端;;2. 并联终端;;3. 戴维宁网络终端;;4. RC网络终端;6. 时钟走线的终端;振荡器;7. 分叉线路走线的终端;8、多负载端接方式的选择; 多个负载之间的距离较远;4.7 电源完整性分析;1. 电源完整性（Power Integrity，PI）;;;2. 同步开关噪声（SSN）;3. 噪声电流的产生和危害;4. 电源分配;;;（3）电源分配中的布局规则;（4）电源分配中的布局规则的数模电源设计;（5）PCB地层分割;;;（6）敏感元件供电;（7）电源滤波;;5、地电位跳跃的产生和抑制;;;4.8 信号完整性常用设计工具介绍;APSIM软件介绍 SPECCTRAQuest ICX SIwave Hot-Stage 4 SIA3000信号完整性测试仪 ;2、PCB信号完整性设计流程;;;;;;;;;;;;;4.9