电磁兼容和PCB的设计 第6章 旁路和去耦.pptVIP

第6章 旁路和去耦 旁路和去耦;电容的三个用途 电容与谐振 并联电容器 电源层和接地层电容 电容的选择与放置;6.1 电容的三个用途;电容的三个主要用途：去耦、旁路、体电容;电源线电感;铝电解电容 ;钽电解电容 ;6.2 电容与谐振;所有电容都由RLC电路组成。 L: 电感，与导线长度有关 Rs: 导线中的电阻 C: 电容器的电容;在电容器的等效电路中：;ESR: 表示电容器的电阻损耗。包括： 金属电极分布电阻 内部电极间的接触电阻 外部端接点电阻;对某些电容器： 电容值随温度和直流偏置而变化 等效串联电阻随温度和直流偏置和频率而变化 等效串联电感保持相对不变;ZC;;Ceramic Cap. 自谐振频率约值（基于引线长度）;引线长1.6mm的陶瓷电容器;SMD Ceramic 电容器在相同引线电感的自谐振频率：;逻辑器件不同，自谐振频率也不同， CMOS TTL ECL 逻辑器件不同，选择的去耦电容值也不同 高速逻辑器件，选择的去耦电容值越小。 具体测量电容器的自谐振频率不同于理论分析值。;陶瓷电容器的自谐振频率高 电源板和接地板构成的平板电容器的自谐振频率可达200~400MHz, 采用20-H, 可使自谐振频率提高2~3倍 采用大电容器和小电容器并联，也可有效改善自谐振频率。;6.3 并联电容器;（1）实际电容器均有自谐振频率。低于自谐振频率，电 容器呈容性，高于自谐振频率，电容器呈感性。 （2）高于自谐振频率，大电容值的电容器阻抗随频率增 加而增加（感性），小电容值的电容器阻抗随频率 增加而减小（容性）。 （3）高于自谐振频率，小电容值的电容器阻抗小于大电 容值的电容器阻抗，起支配作用 （4）比大电容值的电容器单独存在时提供更小的净阻抗;10 20 100 110 200 400 Frequency （MHz）;3. 两个电容并联的计算公式：;6.8 uF， Ripple：1VPP;三端电容器的原理;三端电容器的不足;PCB用分立滤波器;;;穿心电容;穿心电容的插入损耗;穿心电容、馈通滤波器;馈通滤波器;馈通滤波器分类;6.4 电源层和接地层电容;1、电源层和接地层的电容特性;平板电容器:;2、隐藏电容;3、电源和接地层电容值的计算;4. 20-H 原则 ;PCB上有多个功能子系统，在高频系统内采用20H原则： CPU 时钟信号 总线信号 网络和SCSI信号区 ;6.5 电容的选择与放置;1.电容选择;选择温度系数好的 （电容材料对温度很敏感）;电压对陶瓷电容容量的影响;选择小的ESL 和 ESR ESL 要小， 10 nH ESR 要小， 0.5 欧;（2） 电容类型的选择：;（4） Tantalum and ceramic 电容性能的比较：;Xc: 容抗 (欧) f ：谐振频率（Hz） C: 电容器的电容 ;（1） 如已知时钟信号的边沿速率 tr;（2） 如已知所要滤出的最高频率 fmax;3.旁路电容的选择; 旁路电容种类 (Bypass capacitor groups);4.大电容的选择;;例：一块有200个CMOS器的PCB,在2ns时钟周期内，每个具有5pF的切换负载，电压源的电感为80nH,求C.;5.电容的放置;Preferred location for decoupling capacitor: On the silicon chip; Inside the IC package; Directly above or below the IC package; Built into the DC power return planes; On the surface of the circuit board.;a) Typical Placement of Bypass Cap.;注意铁氧体安装的位置;去耦电容的引线长和位置不同，所得到的引线电感的 大小也不同。;6.4 6.6