数字逻辑实验报告完整版.doc

 PAGE \* MERGEFORMAT 13 华中科技大学计算机学院 数字逻辑实验报告 实验一 组合逻辑电路的设计 实验二 同步时许逻辑电路设计 实验三： 异步时序逻辑电路设计 姓名： 学号： 班级： 指导老师： 完成时间： 实验一 组合逻辑电路的设计 实验目的 1掌握组合逻辑电路的功能测试. 2验证半加器和全加器的逻辑功能。 3学会二进制的运算规律。 实验器材 74LS00 二输入四与非门、74LS04 六门反向器、74LS10 三输入三与非门、74LS86 二输入四异或门、74LS73 负沿触发JK触发器、74LS74 双D触发器。 实验内容 内容A 一位全加全减器的实现。 电路做加法还是做减法由S控制。当s=0时做加法运算，s=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，F1和F2为合数和向上位的进位。当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，F1和F2为差数和向上位的借位。 内容B 舍入与检测电路的设计。 用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示： 实验步骤 内容A 一位全加全减器的实现。 由要求可得如下真值表： F1的卡诺图为： F2的卡诺图为： 化简得F1=A eq \o\ac(○,+)B eq \o\ac(○,+)C, F2=. 由F1和F2表达式画出电路图如下： 根据电路图，连接电路。接线后拨动开关，结果如图： 输入输出ABC加法S=1减法S=0F1F2F1F200000000011011010101101101011001010101010011001001111111 内容B 舍入与检测电路的设计。 由题意，列出真值表如图： ABCDF1F2000000000101001001001100010001010110011010011111100011100110101010101111110010110111111011111110F1卡诺图如下： F2卡诺图如下： 化简卡诺图得F1=, F2=A eq \o\ac(○,+)B eq \o\ac(○,+)C eq \o\ac(○,+)D. 由此画出电路图如下： 按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。每输出一个代码后观察显示灯，并记录结果如下表： ABCDF1F2000000000101001001001100010001010110011010011111100011100110101010101111110010110111111011111110 试验体会 化简包含无关变量的逻辑函数时，，由于是否包含无关项以及对无关项是令其值为1为0并不影响函数的实际逻辑功能，因此在化简时，利用这种任意性可以使逻辑函数得到更好的化简，从而使设计的电路得到更简 多输出函数的组合逻辑电路，因为各函数之间往往存在相互联系，具有某些共同部分，因此应当将它们当做一个整体来考虑，而不应该将其截然分开。在化简时应该找出各输出函数的公共项，以便在逻辑电路中实现对逻辑门的共享，从而使逻辑电路结构最简。 实验二 同步时许逻辑电路设计 实验目的 掌握同步时序逻辑电路的设计方法，验证所设计的同步时序逻辑电路，加深对“同步”“时序”两个名词的理解。 实验器材 74LS74 双D触发器组件两片 74LS73