快速锁定的高精度多相时钟产生电路分析与设计-analysis and design of fast locking high-precision multiphase clock generation circuit.docxVIP

快速锁定的高精度多相时钟产生电路分析与设计-analysis and design of fast locking high-precision multiphase clock generation circuit.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
快速锁定的高精度多相时钟产生电路分析与设计-analysis and design of fast locking high-precision multiphase clock generation circuit

独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。作者签名:日期:年月日论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵守此规定)作者签名:导师签名:日期:年月日摘要随着工艺的不断改进以及系统性能的不断提高,集成电路的发展面临着新的机遇和挑战。作为模拟世界和数字世界的接口的模数转换器(Analog-to-DigitalConvertor,ADC)也在各界科技工作者的不懈努力下取得了长足的进步。而时间交织ADC因为其结构上的优势,在高速应用中更是得到了广泛的青睐。多相时钟作为时间交织ADC的时钟来源,对其性能的要求也变得越来越严苛,因此其需求也变得日趋旺盛。为了给时间交织ADC提供高精度多相时钟,本文首先研究了延迟锁相环的基本组成和工作原理。通过小信号近似得到了延迟锁相环的小信号模型,并对其动态特性以及噪声的来源和影响进行了研究和分析。其次,从时间交织ADC的系统指标入手,研究并推导出了多相时钟的性能指标。并对系统的各组成模块进行了深入的分析和对比,为高精度多相时钟的设计奠定了扎实的理论基础。然后,在理论研究的基础上,进行了高精度多相时钟电路的设计。提出了利用MOSFET反向导电的特性,实现了系统的快速锁定而没有增加电路的复杂性;为了解决电荷泵电路中充放电电流的失配,提出了基于运放的低电流失配型电荷泵结构;提出的基于电荷泵的校正方案,有效的降低了各相时钟之间的延迟误差,保证了系统的性能。最后,对系统进行了仿真和验证,并设计了系统版图。仿真结果显示系统锁定时间为77ns,比没有采用快速锁定方案的同等结构缩短了87%的时间,锁定电压为0.4V。基于运放的低电流失配型电荷泵的仿真结果显示在0.1~1.1V的范围内充放电电流失配不大于0.2%。经过校正的系统,将延迟误差从最大的34ps降至了1.3ps以内,校正能力达到96%以上,保证了各相时钟之间的延时精度。而输出时钟的抖动有效值和峰峰值分别为459fs和3.5ps,保证了时钟的抖动性能。在1.2V的电源电压下,系统的功耗为16.6mW。最终版图面积为660×682μm2。关键词:延迟锁相环,快速锁定,反向导电,低电流失配,延迟误差校正ABSTRACTWiththecontinuousupdateofprocess,andconstantlyimiprovementofsystemperformance,thedevelopmentofintegratedcircuitisnowfacingwithnewopportunitiesandchallenges.Asaninterfaceoftheanaloganddigitalworld,theAnalog-to-DigitalConvertor(ADC)hasmadegreatprogress.Time-InterleavedADC(TI-ADC)iswidelyfavoredinhighspeedapplicationsbecauseofitsstructuraladvantages.AsaclocksourceofTI-ADC,therequirementofmulti-phaseclockperformancebecomesmoreandmorestrictly,sothedemandisalsobecomingincreasinglyvigorous.ToprovideTI-ADCwithahighprecisionmulti-phaseclock,thispaperstudiedthebasiccompositionandworkingprincipleofdelay-lockedloop(DLL),firstly.Bythesmallsignalapproximation,themodleofDLLisobtained.Furthermore,thedynamiccharacteristicsandthesourcesofnoiseanditsimpactarestudiedandanalyzed.Secondly,fromthespecificationofTI-ADC,thispaperderive

您可能关注的文档

文档评论(0)

xyz118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档