多通道EOPDHEOS网桥芯片FPGA设计.docVIP

多通道EOPDHEOS网桥芯片FPGA设计 　　摘要：本文介绍了一种EOPDH/EOS网桥芯片的FPGA设计，具体说明了本网桥芯片的FPGA电路设计。将许多复杂的功能集中在FPGA上实现，既可以使得设计目标快速产品化，并可以根据市场要求的变化及时修改电路设计，大大体现出了采用FPGA设计的及时性和灵活性。本设计最终采用了Xilinx Spartan-6得以验证实现。 　　关键词：EOPDH；EOS；VCG（虚级联组）；Xilinx；Spartan-6；FPGA 　　Abstract:This paper introduces a kind of EOPDH / EOS bridge chip FPGA design, detailed description of the bridge chip FPGA circuit design. Many complex functions in FPGA to achieve, can make the design of target quickly products, and can modify the circuit design in time, according to market demand changes , greatly reflects the design using FPGA timeliness and flexibility. This design finally adopted the Xilinx Spartan-6 to verify implementation. 　　Keywords: EOPDH；EOS；VCG；Xilinx；Spartan-6；FPGA 　　 　　1 引言 　　 　　 近年来，随着以太网业务的迅速普及，电信传输网中的以太网数据业务已经超过语音业务成为主流业务。由于传统的电信网采用的都是PDH技术或SDH技术组成的网络，所以利用现有的PDH网络或SDH网络来传输以太网数据业务就成为不可阻挡的潮流。现在很多设备商都在开发以太网到PDH（EOPDH）或以太网到SDH（EOS）的设备。 　　 目前市场上已有的许多相关产品功能都比较单一，缺乏一个功能齐全的集成化产品。而且根据市场需求，不同的用户总是有着不同的特殊需求，已有的产品无法完全满足客户需要。针对这种情况，我们提出了基于FPGA来实现多通道EOPDH/EOS网桥芯片的设计，芯片编号为SE0166。采用FPGA设计可以快速实现产品市场化，并可以根据不同客户提出的不同要求及时修改，从而及时为客户提供市场解决方案，大大缩短了因采用ASIC设计需要完整严格流程所需要的时间，更重要的是大大降低了ASIC设计中的成本风险。 　　 　　2 功能介绍 　　 　　 本网桥芯片实现了4路以太网数据到63路E1的反向复用；每个以太网来的数据可以根据用户需要被分配到63个E1中的n（1~63）个上传输。4个以太网数据最多可有63个E1可分配。 　　 实现4路以太网数据到63路VC-12上的映射；可根据用户需求配置，将4个以太网来的数据配置到VC-12来传输。VC-12有63个，可灵活分配来传输4个以太来的数据。支持VCATLCAS协议[1][2]，提供63个VCG（虚级联组）。最大可容忍个支路间的延时差为220ms。 　　 提供2个MII或4个RMII或4个SMII或1个GMII接口，FE时固定为100M全双工工作模式，GE时为1G全双工工作模式，符合IEEE802.3标准。支持VLAN，支持MAC地址学习和老化功能。 　　 本设计还支持单路EOE1模式。在这种模式下，以太网数据可根据VLAN或MAC地址被分成63个支路。每个支路的以太网数据分别对应于一个E1通道，以太网数据可以通过GFP-F协议或HDLC协议进行封装。 　　 另外，SE0166还提供了线路侧、以太网侧完备的告警指示信息和全面的管理信息，便于构建可统一运营管理的接入网管。SE0166可以实现灵活的带宽控制，处理器控制下带宽调整时的数据无损，具备自动带宽调整功能可以实现在有E1线路故障情况下以太网业务不中断，适应各种复杂的传输网络。SE0166 芯片集成度高，与交换芯片和SDH 光接口处理芯片配合，可以方便实现在SDH/PDH 网络中的以太网汇聚设备，并实现对以太网接入终端的端到端管理能力。在各物理层上均符合国际标准协议，可以实现和其它公司遵循同样标准的EOS，EOE1，EOPDH设备互通。 　　 　　3 系统模块框图 　　 　　 本网桥芯片提供4个以太网接口，每路以太网可通过VLAN或MAC地址划分到片内63路完全隔离的VCG通道，每个通道经HDLC/GFP封装后又可以根据带宽需求映射