高精度数字频率计——毕业论文.docVIP

摘要 9 Abstract 10 第一章：绪论 11 1.1 选题的依据及意义 11 1.2 本课题研究内容 11 1.3 数字频率计原理及组成 11 第二章：高精度数字频率计方案设计与选择 12 2.1 方案比较 12 2.2 方案论证 13 2.3 方案选择 13 第三章 高精度数字频率计系统的设计与实现 14 3.1 50M分频器 14 3.2 10进制计数器 14 3.3 锁存器 15 3.4 数码管驱动器 16 第四章：高精度数字频率计系统的仿真 17 4.1 50M分频器的仿真 17 4.2 十进制计数器的仿真 18 4.3 锁存器的仿真 18 4.4 数码管驱动器的仿真 19 总结 20 致谢 21 参考文献： 22 摘要 现场可编程门阵列的出现给现代电子设计带来了极大的方便和灵活性，使复杂的数字电子系统设计变为芯片级设计，同时还可以很方便地对设计进行在线修改。本系统设计一个基于FPGA的三位的高精度数字频率计，采用三位共阳数码管显示当前频率值。编程语言采用Verilog HDL，使用Quartus2软件进行对系统的仿真与编程，来完成对FPGA和Quartus2的学习。在设计中，所有频段均采用直接测频法对信号频率进行测量，克服了逼近式换挡速度慢的缺点。 关键词：数字频率计；Verilog HDL；现玚可编程门阵列（FPGA）；直接测量法 Abstract The appearance of FPGA Field Programmable Gate Arrayleads to the convenience and flexibility of the modern electronic construction,which changes the complicated system construction into the on chip construction.On the other hand,it Can also make some online modification expediently. W ith a casewhich describes an quadbit shownon thedecinaldigitalfrequency, the author introduces the construction method and the realization steps on a single FPGA chip. During the construction process, the signal measurement,which overcomes the shortcoming of frequency of all approxmate the Frequency Channel is measured by the way of direct shift speed. Keyw ords: design of the digital cymom eter; Verilog HDL;FPGA (Field Programmable GateA rray);direct frequency m easurem ent 第一章：绪论 1.1 选题的依据及意义 数字频率计是一种基础测量仪器，到目前为止已有 30 多年的发展史。早期，设计师们追求的目标主要是扩展测量范围，再加上提高测量精度、稳定度等，这些也是人们衡量数字频率计的技术水平，决定数字频率计价格高低的主要依据。目前这些基本技术日臻完善，成熟。应用现代技术可以轻松地将数 字频率计的测频上限扩展到微波频段。频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。 1.2 本课题研究内容 本课题的研究内容为基于EDA的高精度数字频率计，基于EDA的高精度数字频率计以其可靠性高、体积小、价格低、功能全等优点，广泛地应用于各种智能仪器中，主要涉及信号的预处理、数据采集、计算、译码及量程的自动转换等功能模块的软硬件实现。通过该项设计，可以将模拟电路及数字电路的理论知识运用于实际设计中，并熟练Verilog HDL编程能力，同时提高分析问题和解决问题的能力。 1.3 数字频率计原理