5.4+同步时序逻辑电路设计.pptVIP

5.4 同步时序逻辑电路的设计 * 5.3 时序逻辑电路的分析 5.3.1同步时序逻辑电路分析的步骤 1. 从给定的逻辑图中，写出每个触发器的驱动方程及电路的输出方程。 2. 求电路的状态方程。 3.由状态方程、输出方程列出状态转换表 4.画出完整的状态转换图或时序波形图。 5.3.2 异步时序逻辑电路的分析方法 必需注意各触发器的时钟信号。 5. 根据状态转换图或时序波形图分析逻辑功能。 同步计数器的设计步骤如下： 1.建立原始状态图 4.触发器选型 5.检查电路的自启动特性 3.状态编码 2.状态化简 例 试设计一个111串行数据检测器。111串行数据检测器，有一个输入端X和一个输出端Z，输入X为一串随机信号，当连续输入三个和三个以上的1时，输出为1，否则输出为0。 解： 1. 建立原始状态转换图 S1 X输入一个1以后的状态； 设 S0 X没有输入1以前的状态； S2 X连续输入两个1以后的状态； S3 X连续输入三个1以后的状态； 原始状态转换图 0/0 1/0 0/0 0/0 0/0 1/1 1/0 1/1 S1 S2 S0 S3 等价状态：若状态对 (Si, Sj), 当输入相同且有相同的输出，并转换到相同的次态，则状态对(Si, Sj) 为等价状态。等价状态可以合并成一个状态。 X Z 2. 状态化简 0/0 S1 1/0 1/0 0/0 1/1 S2 0/0 S0 3. 状态编码 选定触发器的个数n=2。两个触发器可以有四个状态，我们取其中的三个状态，如取S0=00， S1=01， S2=10 有三个独立的状态。根据 2n-1N≤2n 0/0 01 1/0 1/0 0/0 1/1 10 0/0 00 X Z 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 × × × 1 0 0 0 1 0 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1 × × × 0/0 01 1/0 1/0 0/0 1/1 10 0/0 00 4．求状态方程、驱动方程和输出方程 化简后可求出状态方程为 输出方程为 0 0 0 0 1 1 X × × 1 00 01 11 10 n Q 1 n Q 0 0 0 0 0 1 1 0 0 X × × 00 01 11 10 n Q 1 n Q 0 0 0 0 0 1 0 0 1 X × × 00 01 11 10 n Q 1 n Q 0 0 Q1 n+1 Q0 n+1 Z 设用D触发器，由于D触发器的驱动方程为 5. 画逻辑电路图 Z Q1 Q0 CP ? ≥1 X ? CP Q0 ? ? D Q1 ? ? D CP ? 逻辑电路图 如果选用JK触发器 n n n n n n n n XQ Q XQ Q Q XQ XQ Q 1 1 0 1 1 0 1 1 1 ) + = + + = + （ n n