CMOS运放优化设计.pdfVIP

CMOS 运放的优化设计 目 录 摘 要 2 第一章 绪论 3 §1.1 运算放大器设计概述 3 §1.2 设计目标和性能参数要求 4 第二章 二级运算放大器的设计 5 §2.1 电路结构 5 §2.2 性能分析 5 §2.3 手工计算几何参数 7 §2.4 性能参数的理论计算值 10 §2.5 hspice 仿真 11 §2.6 理论和仿真的对照 15 第三章 全差分结构运算放大器设计 16 §3.1 电路结构 16 §3.2 性能分析 16 §3.3 手工计算几何参数 20 §3.4 性能参数的理论计算值 26 §3.5 hspice 仿真 27 §3.6 理论和仿真的对照 31 第四章 结论和分析 32 参考文献： 33 致 谢 33 1 CMOS 运放的优化设计 摘 要 集成电路的诞生至今已有四十年了，1958 年美国德州仪器公司（TI ）研制 成功世界上第一块数字集成电路，由此宣告电子工业进入了集成电路时代。近年 来，集成电路产业方兴未艾，目前已经发展到系统级芯片（SOC ）阶段。随着 CMOS 工艺的进步，CMOS 电路由于其低成本、低功耗以及速度的不断提高， 已经成为集成电路工艺的主流。虽然目前数字电路飞速发展，数字信号的优越性 在通信等领域得到了淋漓尽致的体现，DSP 芯片得到了广泛的应用，受到了市场 的追捧。由于自然界本身的信号基本上都是模拟的，所以模拟电路作为 SOC 的 一部分，作为数字处理芯片与真实世界的接口，已经显示出其突出的重要性。而 且，模拟电路由于其设计的复杂性，成为整个系统级芯片设计的瓶颈。而运放作 为模拟电路最重要最通用的模块，其设计一般包括以下几个步骤：确定设计要求； 设计或综合；仿真；几何版图设计；版图后仿真；流片；测试[2]。本文中对于 运放的设计只完成前三个步骤。即在确定运放设计规范要求的基础上，通过分析 性能参数与晶体管几何参数的关系，计算出各晶体管的宽长比，进而通过 hspice 软件仿真，确定设计的可行性。在设计中，为使设计得到的运放能够在稳定工作 并且符合设计要求，还涉及到相位补偿、共模负反馈等问题。 本文一共四章，第一章为运放设计的概述，第二章详细介绍单端输出的二级 运放的设计仿真过程，第三章介绍全差分输入双端输出运放的设计和仿真，第四 章是关于运放设计的总结和分析。 关键词：二级运放、全差分结构、hspice 仿真、cascode 结构、相位补偿、共模 反馈 2 CMOS 运放的优化设计 第一章 绪论 §1.1 运算放大器设计概述 集成电路一般分为模拟集成电路和数字集成电路两大类，两类电路的设计方 法不尽相同。近年来，随着 SOC 的发展，混合信号集成电路得到了广泛应用， 并且其相关技术飞速进步。然后，模拟电路仍然被证明具有强大的生命力，其相 关的设计技术仍然处于不断的深化和完善之中。 集成模拟电路设计和分立元件的模拟电路设计有显著的区别。采用分立元件 的模拟电路所用的有源和无源器件并不都制造在同一块衬底上，而集成化的电路 则是做在同一块芯片上的，所有有源无源器件的几何形状、尺寸何位置都在集成 电路设计师的支配和控制之下，赋予设计师更大的自由度。其次，集成电路设计 师不可能通过搭电路板来检验设计结果，而只能通过计算机模拟的方法确认他的 设计是否达到要求。第三，集成电路设计师在设计电路时受到工艺条件的约束， 必须与当时的工艺水平相兼容[2]。 运算放大器，简称运放，是模拟电路中最为通用和基础的模块。运放一般由 四部分构成，包括输入