- 1、本文档共22页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第四篇 章 VHDL语言要素 VHDL语言 ppt.ppt
第四章 VHDL语言要素;4.1 VHDL的文字规则
1.数字
整数:整数都是十进制的数,如: 5, 678, 0, 156E2(=15600), 45_234_287 (。
实数:实数也都是十进制的数,但必须带有小数点,如:1.335, 88_670_551.453_909(453909),1.0,44.99E-2(=0.4499)。
以数制基数表示的文字:用这种方式表示的数由五个部分组成。第一部分是用十进制数标明数值进位的基数;第二部分是数制隔离符号“#”;第三部分是表达的数;第四部分是指数隔离符号“#”;第五部分是用十进制数表示的指数部分,这一部分如果为0可以省略。 ;SIGNAL d1,d2,d3,d4,d5: INTEGER RANGE 0 TO 255;
d1 = 110#170#; ----(十进制表示,等于170)
d2 = 16#FE#; ----(十六进制表示,等于254)
d3 = 2#1111_1110#; ----(二进制表示,等于254)
d4 = 8#376#; ----(八进制表示,等于254)
d5 = 16#E#E1; ----(十六进制表示,等于2#1110000#,等于224);2.字符串
字符是用单引号括起来的ASCII字符,可以是数值,也可以是符号或字母。如:‘Z’、‘1’、‘*’、‘a’等。
(1)文字字符串
文字字符串是用双引号括起来的一串文字,如:ERROR , Both S and Q equal to 1 , X , BB$CC。
(2)数位字符串
数位字符串也称为位矢量,是预定义的数据Bit的一位数组。
B:二进制基数符号,表示二进制位0或1,在字符串中的每位表示一个Bit。
O:八进制基数符号,在字符串中的每一个数代表一个八进制数,即代表一个3位(BIT) 的二进制数。 ;X:十六进制基数符号(0~F),代表一个十六进制数,即一个4位的二进制数。
例如:
data1 = B1_1101_1110
data2 = O15
data3 = XAD0
data4 = B101_010_101_010
data5 = 101_010_101_010“
data6 = 0AD0;4.2 VHDL数据对象(DATA OBJECTS)
在VHDL中,数据对象有三类,即变量(VARIABLE)、常量(CONSTANT)和信号(SIGNAL)。 ;1.变量(VARIABLE)
定义变量的一般表述如下:
VARIABLE变量名:数据类型 := 初始值;
例如:
VARIABLE a:INTEGER RANGE 0 TO 15;
VARIABLE d:STD_LOGIC; ; 目标变量名 ??= 表达式;
例如:
VARIABLE x,y : INTEGER RANGE 15 DOWNTO 0;
VARIABLE a,b : STD_LOGIC_VECTOR(7 DOWNTO 0);
x := 11 ;
y := 2 + x ;
a := b;
a (0 TO 5) := b(2 TO 7);;2.信号(SIGNAL)
信号是描述硬件系统的基本数据对象,它类似于连接线。信号可以作为设计实体中并行语句模块间的信息交流通道。
信号作为一种数值容器,不但可以容纳当前值,也可以保持历史值。这一属性与触发器的记忆功能有很好的对应关系,只是不必注明信号上数据流动的方向。信号定义的语句格式与变量相似,信号定义也可以设置初始值,它的定义格式如下:
SIGNAL信号名: 数据类型 := 初始值;; 当信号定义了数据类型和表达方式后,在VHDL设计中就能对信号进行赋值了。信号的赋值语句表达式如下:
目标信号名=表达式;;3.常数(CONSTANT)
常数定义的一般表述如下:
CONSTANT 常数名:数据类型 := 表达式;
例如:
CONSTANT FBT:STD_LOGIC_VECTOR := “01011”;
CONSTANT DATAIN:INTEGER := 15; ——整
文档评论(0)