一种片上图形加速系统功能验证方法分析-analysis of a functional verification method for on-chip graphics acceleration system.docxVIP

一种片上图形加速系统功能验证方法分析-analysis of a functional verification method for on-chip graphics acceleration system.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种片上图形加速系统功能验证方法分析-analysis of a functional verification method for on-chip graphics acceleration system

图 6.6 经过数据格式转换后的激励 ………………………………………………46图 6.7 RGB 提取模块所提取的 RGB 数据 ………………………………………46 图 6.8 用模拟显示器显示 RGB 数据 ……………………………………………46 图 6.9 使用波形查看器查看调试寄存器模块的信号 ……………………………48 图 6.10 使用 Chipscope 逻辑分析仪分析信号波形 ……………………………49附表索引表 6.1 模拟加速验证平台实验结果分析 …………………………………………48表 6.2 模拟加速和软件模拟验证方法的比较 ……………………………………48表 6.3 图形加速芯片设计的部分性能参数 ………………………………………49湖南大学学位论文原创性声明本人郑重声明:所呈交的论文是本人 在导师的指导下独立进行研究所 取得的研究成果。 除了文中特别加以标注引用的内容外,本论文不包含任 何其他个人或集体已经发表或撰写的 成果作品。对本文的研究做出重要贡 献的个人和集体,均已在文中以明确 方式标明。本人完全意识到本声明的 法律后果由本人承担。作者签名:日期:年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保 留、使用学位论文的规定,同意 学校保留并向国家有关部门或机构送 交论文的复印件和电子版,允许论文 被查阅和借阅。本人授权湖南大学可 以将本学位论文的全部或部分内容编 入有关数据库进行检索,可以采用影 印、缩印或扫描等复制手段保存和汇 编本学位论文。本学位论文属于1、保密曰,在3年解密后适用本授权书。2、不保密口。(请在以上相应方框内打” ”)作者签名:日期:年月日导师签名:日期:年月日第 1 章绪论1.1 课题来源和意义本课题来源于与长沙某公司合作项 目“某飞船舱内某液晶显示子系统的设 计”。 集成电路的工艺技术一直遵循摩尔定 律向深亚微米和超深亚微米技术发 展,目前集成电路工艺的国际水平为 .65、 .13、 .09 的超深亚微米工艺技术 [1], 而我国的集成电路工艺也达到了 .13 微米的水平。集成电路工艺的发展,带来 的是单芯片集成度的提高,目前单芯片集 成度达到数千万门。同时集成电路工 艺技术的发展,对集成电路设计方法提出 了更高的要求,目前流行的集成电路 设计技术是 SoC 片上系统设计技术 。片上 系统是将一个或多个微处理器以及其 他硬件功能模块集成到一个芯片上,同时使用 IP 核复用技术,以达到高集成、 小体积、低功耗、快速设计的目的 [2]。目前集成电路设计多采用电子设计自动 化 (EDA)技术 ,很多 EDA 厂家提供了各种功能的 EDA 工具 。仿真工具有 Cadence 的 NCSIM、Model Technology 的 ModelSim、Synopsys 的 VCS 等,综合工具有 MentorGraphics 的 Precision Synthesis、Synopsys 的 FPGA Compiler、Synplicity 的 Synplify/Synplify pro、 FPGA 提供商的集成开发工具自带的仿真器等;布局 布线工具主要由各 FPGA 提供商提供 ,如 Xilinx 的 ISE、Altera 的 QuartusII 等。 设计描述方法也由传统的电路图 法发展为使用硬件描述语言 HDL 来描述,常 用的硬件描述语言有 VerilogHDL, VHDL。传统的图形加速系统往往采用微处理器加 LCD 控制器的结构实现 。图形图 像的处理工作主要由微处理器完成 ,而 LCD 控制器只负责少量的显示工作 。随 着集成电路设计技术的发展,图形加速系 统的设计开始使用硬件逻辑来实现图 形图像的处理功能 ,这样几乎全部的图形生成和显示 工作都由硬件逻辑来完成, 硬件逻辑并行、高速的优势使得图形加速系统的性能有了质的提高。 集成度的提高,使得设计的难度增大,而验证设计是否正确成了设计人员面 临的最大困难。根据摩尔定律,验证的复杂度与芯片面积的平方成正比,随着芯 片单位面积集成度每 18 个月翻一番,验证复杂度也会每 6-9 个月增长一倍[3]。 目前,验证已经成为芯片设计的瓶颈,据统计,有 70%以上的时间花费在了对 设计的验证上,而整个项目的代 码中,验证代码就占了 60%到 80%[4]。验证所 需要的时间、人力、物力已经超过了芯片 设计本身所耗费的精力。由于图形加 速系统设计方法的改进,增加了对其进行 功能验证的复杂度。因此,如何采用 高效的方法进行验证,缩短开发周期,解 决验证作为开发的瓶颈问题,对于验 证领域的研究和业界的项目开发具有重要的现实意义。 1.2 研究内容本文旨在对片上图形加速系统功 能验证方法的研究 ,在分析当前业界片上

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档