一种快速编码的半随机LDPC码构造研究.docxVIP

一种快速编码的半随机LDPC码构造研究 　本文提出一种采用准双对角线结构来构造半随机LDPC码奇偶校验矩阵的方法，在IEEE 802.16e标准LDPC码的基础上，对基础矩阵[Hb]和扩展因子[z]的大小不作任何具体限制，可以更加灵活地实现不同码率和码长组合的编码设计。采用这种方法构造出的是一种混合结构的奇偶校验矩阵，矩阵的左半部分是随机构造的基础矩阵，能够确保编码的优异性能；矩阵右半部分采用准双对角线结构，确保了编码的低复杂度。这种构造方法面向快速迭代编码，可以不经高斯消元由校验矩阵[H]直接编码，在大码长高速率的情况下具有更好的译码性能。本文以（16 384，8 192）LDPC码为例进行验证，并给出快速编码算法，以期在LDPC译码器设计中实现低复杂度和高速率。 　1 准双对角线结构校验矩阵的构造方法 　定义LDPC码的奇偶校验矩阵[H]大小为[mtimes;n]，信息比特长度[k=n-m。]定义基础校验矩阵[Hb]大小为[mbtimes;nb，][Hb]中的元素对应于[H]的子矩阵[P，]则[H]可以表示为： 　[H=P0，0P0，1P0，2???P0，nb-2P0，nb-1P1，0P1，1P1，2???P1，nb-2P1，nb-1P2，0P2，1P2，2???P2，nb-2P2，nb-1??????Pmb-1，0Pmb-1，1Pmb-1，2???Pmb-1，nb-2Pmb-1，nb-1] 　式中：[Pi，j]是一个[ztimes;z]大小的循环单位矩阵，或是一个[ztimes;z]大小的全零矩阵。[Hb]中的元素扩展后得到[H。]此处，[n=nbtimes;z，][m=mbtimes;z，][z]表示扩展因子。扩展时，将[Hb]中的“1”用一个[ztimes;z]大小的循环单位矩阵[Pi，j]替换，将[Hb]中的“0”用一个[ztimes;z]大小的全零矩阵[Pi，j]替换。 　通常循环单位矩阵[Pi，j]都是由单位矩阵简单地循环右移得到的，不同的循环右移矩阵可以用不同的移位步数来表示，得到归一化的基础校验矩阵[Hbm，]其大小和二进制基础校验矩阵[Hb]相同。[Hb]中每一个“0”用“[-1]”替代，表示一个[ztimes;z]的全零矩阵；其中的每一个“1”用一个非负整数的循环移位次数[Pi，j]表示。这样归一化的基础校验矩阵[Hbm]可以直接扩展为奇偶校验矩阵[H。] 　[Hb]可以分成两部分，写成[Hb=[Hb1Hb2]]的形式。其中：[Hb1]表示系统比特部分，尺寸为[mbtimes;kb，][kb=nb-mb；][Hb2]表示校验比特部分，尺寸为[mbtimes;mb。][Hb2]可以进一步分解为两部分，[hb]有奇数的重量，[Hprime;b2]是一个双对角线结构，第[i]行第[j]列的矩阵元素满足[i=j]和[i=j+1]时为“1”，其他时候均为“0”。 　[Hb2=hbHprime;b2=hb0hb1?hbm-110111??1101] 　式中：[hb]有固定的[hb0=1，][hbmb-1=1]及[hbj=1，][0　　下面，选定[12]码率的（16 384，8 192）LDPC码采用上述准双对角线结构构造出它的奇偶校验矩阵[H。]首先设定扩展因子[z=1 024，]则基础校验矩阵[Hb]的尺寸为[8times;16，]即[mb=8，][nb=16。]其中的元素为[1 024times;1 024]的循环单位矩阵或全零矩阵。将[Hb]中的所有元素进行[ztimes;z]矩阵的替换，就得到[12]码率（16 384，8 192）LDPC码的奇偶校验矩阵[H，]如图1所示。 　2 快速迭代编码算法 　利用上述构造方法中LDPC码基础校验矩阵[Hb]的准双对角线结构，直接由校验矩阵[H]进行迭代编码，可以简化编码复杂度，具体步骤描述如下： 　首先，将奇偶校验矩阵[H]的基础校验矩阵写成[Hb=[Hb1Hb2]]的形式。定义其中的矩阵[Zq，]即若[q]为非负整数，[Zq]是大小为[ztimes;z]的置换矩阵，由单位矩阵右移[q]位得到，若[q]为[-1]，则[Zq]为全零矩阵。其中[Hb2]除第一列外，其余部分是双对角线结构。 　[Hb1=ZHb1（1，1）ZHb1（1，2）…ZHb1（1，kb）ZHb1（2，1）ZHb1（2，2）…ZHb1（2，kb）????ZHb1（mb，1）ZHb1（mb，2）…ZHb1（mb，kb）] 　[Hb2=Zh（1）Z0Z-1Z0Z0Z-1?Z0Z0Z-1Z0?Zh（r）??Z-1?Z0?Z0Z0Z-1Z-1Z0Z0Zh（mb）Z0] 　定义编码器输出行向量为[c，]其长度为[n=k+m，]信息位向量为[s，]校验位向量为[p，]则[c=sp]