集成电路设计基础 03 集成电路基本制造工艺.ppt

IC设计基础 第3章 IC制造工艺 3.1 外延生长 3.2 掩膜制作 3.3 光刻 3.4 刻蚀 3.5 掺杂 3.6 绝缘层形成 3.7 金属层形成 3.1 外延生长(Epitaxy) 外延生长的目的 半导体工艺流程中的基片是抛光过的晶圆基片,直经在50到200mm(2-8英寸)之间,厚度约几百微米. 尽管有些器件和IC可以直接做在未外延的基片上,但大多数器件和IC都做在经过外延生长的衬底上.原因是未外延过的基片性能常常不能满足要求.外延的目的是用同质材料形成具有不同的掺杂种类及浓度,因而具有不同性能的晶体层.外延也是制作不同材料系统的技术之一. 外延生长后的衬底适合于制作有各种要求的器件与IC,且可进行进一步处理. 不同的外延工艺可制出不同的材料系统. 液态生长(LPE: Liquid Phase Epitaxy) LPE意味着在晶体衬底上用金属性的溶液形成一个薄层。在加热过的饱和溶液里放上晶体,再把溶液降温,外延层便可形成在晶体表面。原因在于溶解度随温度变化而变化。 LPE是最简单最廉价的外延生长方法.在III/IV族化合物器件制造中有广泛的应用.但其外延层的质量不高.尽管大部分AlGaAs/GaAs和InGaAsP/InP器件可用LPE来制作, 目前, LPE逐渐被VPE, MOCVD, MBE法代替. 气相外延生长(VPE: Vapor Phase Epitaxy) VPE是指所有在气体环境下在晶体表面进行外延生长的技术的总称。在不同的VPE技术里，卤素(Halogen)传递生长法在制作各种材料的沉淀薄层中得到大量应用。任何把至少一种外延层生成元素以卤化物形式在衬底表面发生卤素析出反应从而形成外延层的过程都可归入卤素传递法，它在半导体工业中有尤其重要的地位。用这种方法外延生长的基片，可制作出很多种器件，如GaAs，GaAsP，LED管。GaAs微波二极管，大部分的Si双极型管，LSI及一些MOS逻辑电路等。 Si基片的卤素生长外延 在一个反应炉内的SiCl4/H2系统中实现：在水平的外延生长炉中，Si基片放在石英管中的石墨板上，SiCl4，H2及气态杂质原子通过反应管。在外延过程中，石墨板被石英管周围的射频线圈加热到1500-2000度，在高温作用下，发生SiCl4+2H2?Si+4HCl? 的反应，释放出的Si原子在基片表面形成单晶硅，典型的生长速度为0.5~1 ?m/min. 金属有机物气相外延生长（MOVPE: Metalorganic Vapor Phase Epitaxy） III-V材料的MOVPE中，所需要生长的III，V族元素的源材料以气体混和物的形式进入反应炉中已加热的生长区里，在那里进行热分解与沉淀反应。 MOVPE与其它VPE不同之处在于它是一种冷壁工艺，只要将衬底控制到一定温度就行了。 分子束外延生长 (MBE: Molecular Beam Epitaxy) MBE在超真空中进行，基本工艺流程包含产生轰击衬底上生长区的III，V族元素的分子束等。MBE几乎可以在GaAs基片上生长无限多的外延层。这种技术可以控制GaAs，AlGaAs或InGaAs上的生长过程，还可以控制掺杂的深度和精度达纳米极。经过MBE法，衬底在垂直方向上的结构变化具有特殊的物理属性。 MBE的不足之处在于产量低。 3.2 掩膜(Mask)的制版工艺 1. 掩膜制造 从物理上讲,任何半导体器件及IC者是一系列互相联系的基本单元的组合,如导体,半导体及在基片上不同层上形成的不同尺寸的隔离材料等.要制作出这些结构需要一套掩膜。一个光学掩膜通常是一块涂着特定图案铬薄层的石英玻璃片，一层掩模对应一块IC的一个工艺层。工艺流程中需要的一套掩膜必须在工艺流程开始之前制作出来。制作这套掩膜的数据来自电路设计工程师给出的版图。 什么是掩膜？ 掩膜是用石英玻璃做成的均匀平坦的薄片，表面上涂一层600?800?厚的Cr层，使其表面光洁度更高。称之为铬板，Cr mask。 整版及单片版掩膜 整版按统一的放大率印制，因此称为1X掩膜。这种掩膜在一次曝光中，对应着一个芯片阵列的所有电路的图形都被映射到基片的光刻胶上。 单片版通常把实际电路放大5或10倍，故称作5X或10X掩膜。这样的掩膜上的图案仅对应着基片上芯片阵列中的一个单元。上面的图案可通过步进曝光机映射到整个基片上。 早期掩膜制作方法： 人们先把版图(layout)分层画在纸上, 每一层mask一种图案. 画得很大, 50?50 cm2 或100?100cm2, 贴在墙上, 用照相机拍照. 然后缩小10?20倍, 变为5?5?2.5x2.5 cm2 或10?10?5?5 cm2的精细底片. 这叫初缩.