【精品】数字电子技术实验课件ppt - 第三章数字系统33.pptVIP

数字电子技术实验;一、基本逻辑门电路性能（参数）测试;（五）实验接线图及实验结果 74LS00中包含４个二输入与非门，7402中包含４个二输入或非门，7486中包含４个二输入异或门，它们的引脚分配图见附录。下面各画出测试7400第一个逻辑门逻辑关系的接线图及测试结果。测试其它逻辑门时的接线图与之类似。测试时各器件的引脚７接地，引脚１４接十５Ｖ。图中的Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯。;1、测试74LS00逻辑关系接线图及测试结果;2、测试74LS02逻辑关系接线图及测试结果;3、测试74LS86逻辑关系接线图及测试结果;二 、 TTL、HC和HCT器件的电压传输特性;二 、 TTL、HC和HCT器件的电压传输特性;二 、 TTL、HC和HCT器件的电压传输特性;二 、 TTL、HC和HCT器件的电压传输特性 ;４.比较三条电压传输特性曲线的特点。;5．在不考虑输出负载能力的情况下，从上述观点可以得出下面???推论;三、逻辑门控制电路;三、逻辑门控制电路;实验二 组合逻辑电路部件实验;组合逻辑电路部件实验实验内容;（二）简单逻辑电路设计;1. 设计一个2-4译码器;2.设计并实现一个4位二进制全加器;用全加器构成的ｎ位二进制加法器;（2）设计步骤 ;3.交叉口通行灯逻辑问题的实现;交叉口通行灯逻辑问题的实现;交叉口通行灯逻辑问题的实现;4.设计一个7位奇/偶校验器 ;(1) 奇/偶校验位发生器;（2） 奇/偶校验代码校验器;5.设计一个四选一的（数据选择器）电路;E是选通使能端，A1、A0分别是选择信号端，D0、D1、D2、D3分别是四路数据，F是输出端。;6.设计一个1:4数据分配器;G 是选通使能端，S1、S0分别是选择端，D是一路输入数据，Y0、Y1、Y2、Y3分别是选择的输出。;7.设计并实现2位二进制数字比较器;实验三 时序电路设计;（一）触发器实验;实验内容;（二）简单时序电路设计实验;实验内容;2．异步计数器;1）计数器单元电路仿真;b)用74LS90构成一个2位BCD码计数器，并进行波形仿真。;2）设计异步十进制计数器;JK触发器;3.移位寄存器;1)集成移位寄存器波形仿真;移位寄存器;4.自循环寄存器;5．同步计数器;(1)用74LS191构成一个2位十六进制计数器，并进行波形仿真。;(2)用74LS160构成一个2位BCD码计数器，并进行波形仿真。;实验四 基于VHDL的基本逻辑电路设计;（一）基于VHDL的组合逻辑电路设计;（二）基于VHDL的时序电路设计;（二）时序电路设计;VHDL语言设计范例;实验五数字系统设计综合实验;(一)设计一个十进制脉冲计数装置;3．实验说明 实验系统数码管显示模块：设计了6个共阴七段数码管如下图，数码管段选线LED_PORT（A、B、C、D、E、F、G、DP）高电平有效，数码管位选线LED_CS（LED1、LED2、LED3、LED4、LED5、LED6）高电平有效。 ;（二）设计一个1位BCD加法器并显示计算结果的装置 ;（三）设计一个检测10bits代码中“1”的个数并显示检测结果的装置;（四）设计一个10秒定时器并显示及时数的装置;（五）设计1秒移动一位的10bit循环跑马灯装置;（六）数字钟设计;Maxplus2使用整体流程;谢 谢 收 看;aJ7G4C1z-wt!pYmVjRgOdL9I6E3B0y(v%s#oXlUiQfNbK8H5D2A+x*u$qZnWkShPeMaJ7F4C1z)wt!pYmUjRgOcL9I6E3B+y(v%r#oXlTiQeNbK8G5D2A-x*t$qZnVkShPdMaI7F4C0z)ws!pYmUjRfOcL9H6E3B+y(u%r#oWlTiQeNbJ8G5D1A-x*t$qYnVkSgPdMaI7F3C0z)vs!pXmUiRfOcK9H6E2B+x(u%rZoWlThQeNbJ8G4D1A-w*t$qYnVjSgPdLaI7F3C0y)vs#pXmUiRfNcK9H5E2B+x(u$rZoWkThQeMbJ7G4D1z-w*t!qYmVjSgOdLaI6F3C0y)v%s#pXlUiRfNcK8H5E2A+x(u$rZnWkThPeMbJ7G4C1z-wt!qYmVjRgOdL9I6F3B0y(v%s#oXlUiQfNbK8H5D2A+x*u$qZnWkShPeMaJ7G4C1z)wt!pYmVjRgOcL9I6E3B0y(v%r#oXlTiQfNbK8G5D2A-x*u$qZnVkShPdMaJ7F4C0z)ws!pYmUjRfOcL9H6E3B+y(v%r#oWlTiQeNbK8G5D1A-x*t$qZnVkSgPdMaI7F4C0z)vs!pXmUjRfOcK9H6E2B+y(u%r