电子封装跌落可靠性.pptxVIP

电子封装的跌落可靠性drop-test;可靠性试验加载方式;手持电子产品的可靠性要求;研究意义;跌落试验分类;可靠性测试标准;板级跌落试验设备(Drop Tester);板级跌落试验条件;;芯片级封装的表面处理剂与焊球对基于JEDEC标准的跌落可靠性的影响;回流焊过程：生成IMC薄层 厚，脆；薄了，结合不好 在使用及跌落试验中，薄层会逐渐变厚 ---------取决于：表面处理剂，基板，焊料 表面处理剂： electroplated Nickel/Gold (Ni/Au) 电镀镍/金 Electroless nickel electroless palladium immersion gold (ENEPIG)化学镀Ni+浸Au化学镀Pd（钯） 实验用： 焊料：三种SAC-- The tin–silver–copper 锡银铜合金 SAC125Sb, SAC125NiSb, SAC105Pt 封装： thin-profile fine-pitch ball grid array (TFBGA) 细间距球栅阵列 ;测试板：15个TFBGAs 每个：280个焊点 ;Fig. 3. Schematic of a drop tower;低银剂量的焊料（锡银铜合金）更好--有着更好的延展性 ;回流焊后的界面合金层图;第一个失效与63.5%的失效率时跌落次数;韦伯分布图;Fig. 7. Failure mode definition.;脆性界面上测试板端：A2,A3 说明板面比封装面的连接差 失效焊点数目与IMC面厚度呈反向关系，En显著低于Ni/Au， En+SAC125NiSb最佳，厚度适中：太厚易脆化，太薄界面连接弱 ;3D有限元建模分析3D C2W跌落可靠性—--确定最优内部结构与材料; 3D wafer level packaging (3D-WLSiP)WL：晶圆级封装多个晶圆垂直堆叠粘合 SiP系统级封装System In a Package 分为：C2C ，W2W， C2W。 利用硅通孔技术：TSV（Through Silicon Vias） ABAQUS软件--有限元模拟 比较了两种设计下的行为： F2F（face to face），B2F（back to face） 在不同 TSV通孔位置与成型树脂的机械性能。 可靠性评判标准：关键的焊凸点上的最大剪切塑性应变。 ;注意：Die1与die2 SAC105:49个（7×7） 49个SAC105焊点， 焊点间距：400um， 焊点大小：250um， 长100um，厚4um的多晶硅通道作为垂直连接，F2F中铜骨架连接片1与片2。 ;有限元建模;Fig. 4. Drop impact shock input acceleration.;几种假设： 仅分析了PCB板中心处C2W部件 再分配层也考虑了，假设它会对板级的机械可靠性有一点影响 不考虑焊点回???残余应力 加载时间分两步：一是drop过程，二是精确的瞬态动态分析 20ms的阻尼过程，准静态分析，以消除PCB板上的崩散效应 接触的地方都有着关联约束 材料性质为弹性，SAC105焊料合金的三线性弹塑性行为以内插值法在图中显示，铜为双线性，多晶硅认为是弹性正交的。 ;Fig. 6. Top view of the test board;纳米压痕，通过微为悬臂梁弯曲观测-----弹性模量测试;两种硅通孔对比图;Critical bump maximum plastic strain;Fig. 12. The effect of internal architecture on the critical bump’s maximum plastic strain.;填充树脂;Fig. 14. Plastic strain concentration area on the critical corner bump;(a) the 3D component with resin1, (b) the 3D component with resin2.;Fig. 16. Molding resin’s effects on the F2F components.;Fig. 17. Molding resin’s effects on the B2F components.;上两图分析;结论： 1；杨氏模量测量20%误差都可以不考虑的 2；高危险失效区在中心位置焊球处 3；无树脂填