微机系统设计开发02接口与通信技术3(并行通信接口与8255A应用).pptxVIP

孟祥印 机电测控系 xymeng@swjtu.cn;《微机系统设计开发》;2.1微机系统接口技术概述 2.2微机系统几种常用接口 2.3微机系统主要通信接口及其应用;2.3微机系统通信接口及其应用; 1.并行通信概述;并行通信往往适用于信息传输率要求较高，而传输距离较短的场合。 我们重点介绍并行通信及其所要求的并行接口电路，研究它们的组成、功能及典型的并行接口芯片的工作原理及使用方法。 着重介绍可编程并行接口电路8255A及其典型应用。 ;可编程并行接口的组成及其与CPU和外设的连接 通常，一个可编程并行接口电路应包括下列组成部分： (1) 两个或两个以上具有缓冲能力的数据寄存器。 (2) 可供CPU访问的控制及状态寄存器。 片选和内部控制逻辑电路。 (4)与外设进行数据交换的控制与联络信号线。 (5)与CPU用中断方式传送数据的相关中断控制电路。 典型的可编程并行接口及其与CPU和外设的连接示意图如图1所示。 ;图1 可编程并行接口电路及其与CPU和外设的连接;2. 可编程并行通信接口8255A的结构与工作原理;8255A 有三个输入输出端口： 端口A、端口B、端口C。 每个端口都可通过编程设定为输入端口或输出端口，但有各自不同的方式和特点。 端口C可作为一个独立的端口使用，但通常是配合端口A和端口B的工作，为这两个端口的输入输出提供控制联络信号。 ;8255A芯片引脚分配如图2所示。 ;(3) 与CPU相连的共14条： RESET: 复位信号，高电平有效。当RESET信号有效时，所有内部寄存器都被清除。同时，3个数据端口被自动设置为输入端口。 D7～D0: 双向数据线，在8080、8085系统中，8255A的D7～D0与系统的8位数据总线相连； 在8086系统中，采用16位数据总线，8255A的D7～D0通常是接在16位数据总线的低8位上。;CS: 片选信号，低电平有效。该信号来自译码器的输出，只有当CS有效时，读信号RD和写信号WR才对8255A有效。 RD：读信号，低电平有效。它控制从8255A读出数据或状态信息。 ;WR： 写信号，低电平有效。它控制把数据或控制命令字写入8255A。 A1、A0： 端口选择信号。8255A内部共有4个端口(即寄存器)： 3个数据端口(端口A、端口B、端口C) 和1个控制端口,当片选信号CS有效时，规定A1、A0为00、01、10、11时，分别选中端口A、端口B、端口C和控制端口。 CS、RD、WR、A1、A0 这五个信号的组合决定了对三个数据端口和一个控制端口的读写操作，如下表所示。 ; 8255A端口选择和基本操作;图3 8255A内部结构方块图;;;;8255A工作方式;;工作方式0下的输入输出组合;8255A工作方式1;方式1下,A、B口均为输出的信号定义;?? 输出缓冲器满，输出信号，低电平有效。为低时表示CPU已把数据送到指定端口，该端口外围引线上的数据有效，外设可以利用了。它是由写信号WR的上升沿置成有效(低电平)，而由ACK信号的有效电平使其恢复为高电平。?? 来自外设的回答，输入信号。为低时表示输出的数据已被外设接收，CPU可以输出下一个数据。?? ?INTR? 中断请求，送往CPU。输入和输出都可以引起中断。对于输出，当外设利用完输出缓冲器中的数据之后会发出一个回答信号 ，8255A产生INTR，请求CPU输出下一个数据。 ;;;工作方式1下的数据输出时序;工作方式1下A口、B口均为输入;方式1下A、B口均为输入时的信号定义和控制字; 选通，输入信号，由外设提供，低电平有效。该信号将外设提供的数据送入端口的输入缓冲器。? IBF??? 输入缓冲器满，输出信号，高电平有效。该信号有效表示来自外设的数据已经进入输入缓冲器，但CPU尚未取走，通知外设暂时不要送新的数据。 IBF信号是由STB使其置位(变为高电平)，而由读信号RD的上升沿使其复位(变为低电平)。 INTR? 中断请求，送往CPU。输入和输出都可以引起中断。对于输入，外设的数据进入输入缓冲器后8255A产生INTR，请求CPU取走数据；;INTR(Interrupt Request)： 中断请求信号，高电平有效。 它是当STB为1、IBF为1且INTE也为1(中断允许) 时被置为高电平。 当选通信号结束(STB=1)，已将一个数据送进输入缓冲器(IBF=1)，并且端口处于中断允许状态(INTE=1) 时，8255A的INTR端被置为高电平，向CPU发出中断请求信号。 当CPU响应中断读取输入缓冲器中的数据时，由读信号RD的下降沿将INTR置为低电平。;;;;工作方式1下数据输入时序;工作方式2,又称双向输入输出方式;方式2信号定义;方式2下的时序图;图4 8255A方式选