基于FPGA的正弦信号发生器1.docVIP

摘 要 系统设计以ALTERA公司CycloneIII FPGA开发板为硬件平台，以DDS技术为设计核心，运用SOPC和NIOS软核技术而总体设计实现。系统DDS模块实现1KHZ-10MHZ正弦信号输出，频率步进包含10HZ-1MHZ的10为数量级的所有步进，可以实现任一频率调节，1KHZ频率误差优于10-4；完成了调幅、调频、二进制ASK和二进制PSK 调制的输出功能，并很好地满足了相应模块的指标，拥有很高的精确度和稳定度；实现了键盘、数码管、LED和串口的控制和显示，人机界面友好且易于操作，具有很好的使用价值。 关键词： DDS 信号调制 DAC FPGA NIOS 目 录 摘 要 1 目 录 2 1． 实验任务及要求 3 1.1 实验任务 3 1.2 实验要求 3 1.2.1 基本要求 3 1.2.2 发挥部分 3 2. 设计方案选择 4 2.1 方案比较 4 2.2 系统设计方案 4 3. 分模块设计与实现 5 3.1 硬件部分实现 5 3.2 DDS的设计实现 6 3.3 AM的设计实现 7 3.4 FM的设计实现 7 3.5 2ASK的设计实现 8 3.6 2PSK的设计实现 9 3.7 Quartus硬件设计 10 3.8 NIOS软核控制 11 3.9 人机界面设计 11 4. 调试效果图 12 5. 问题及解决方案 14 6. 组员分工 14