第一章计算机基础知识第一节计算机概述一、计算机基本.pptVIP

CPU结构示意图 地址信号 标 志 寄存器 指令寄存器 数据暂存器 控制电路 指令译码器 地 址 寄存 器 指 令 指 针 寄存器 R1 R2 R3 R4 寄存器组 运 算 器 IP 数据信号 控制信号 ALU DS ES SS CS IP 数据暂存器 执 行 部 件 控 制 电 路 指令译码器 总线 接口 控制 电路 AX BX CX DX AH BH CH DH SI DI BP SP AL BL CL DL 寄存器组 BIU AB DB CB 地 址 加 法 器 指 令 队 列 PSW 标志寄存器 EU 运 算 器 DS ES SS CS IP 数据暂存器 执 行 部 件 控 制 电 路 指令译码器 总线 接口 控制 电路 AX BX CX DX AH BH CH DH SI DI BP SP AL BL CL DL 寄存器组 AB DB CB 地 址 加 法 器 指 令 队 列 PSW 标志寄存器 运 算 器 8088 编程结构 指令指针 控制 ROM 控制部件 地址生成 (U流水线) 地址生成 (V流水线) ALU (U流水线) ALU (V流水线) 整数寄存器组 桶形移位器 8K字节数据 高速缓存 TLB 浮点部件 控制 寄存器组 加法 除法 乘法 总 线 部 件 页 面 部 件 预取缓冲器 指令译码器 8K字节代码 高速缓存 TLB 分支目标 缓冲器 分支检验 与目标地址 预取 地址 控制 64位 数据总线 32位 地址总线 32位地址总线 64位数据总线 256 32 32 32 32 32 32 Pentium内部结构 (3) 内存 内存是存储程序和数据的部件， 由地址译码器、内存单元等构成。 n根 C P U 地址线AB 数据线DB 控制线CB 地 址 译 码 器0011001111110000地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 内存结构示意图 内存单元 内存单元的地址 内存单元的内容 对内存的读/写操作 内存单元 存储信息的基本单元。 每片内存芯片有若干个内存单元。 每个单元可存储1位或多位等二进制数。 n根 C P U 地址线AB 数据线DB 控制线CB 地 址 译 码 器0011001111110000地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 内存单元的地址 为区分各内存单元，每个内存单元对应有一个地址。 地址线上的数据经译码后只有唯一的内存单元被选中。 n根 C P U 地址线AB 数据线DB 控制线CB 地 址 译 码 器0011001111110000地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 内存单元的内容 每个内存单元所存储的二进制数据。 n根 C P U 地址线AB 数据线DB 控制线CB 地 址 译 码 器0011001111110000地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 对内存的读/写操作 CPU发出地址信号，选中相应的内存单元。 若是读操作，CPU发出内存读控制信号， 被选中的内存单元将其内容经数据总线送入CPU。 若是写操作，CPU发出内存写控制信号， CPU将欲写的内容经数据总线，写入被选中的内存单元。 n根 C P U 地址线AB 控制线CB 地 址 译 码 器0011001111110000地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 数据线DB (4) 外设和输入/输出接口（I/O接口） 外设的电信号、运行速度与CPU不匹配， 不能与CPU直接相连，必须通过I/O接口与CPU相连。 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 键 盘 → 键盘接口