时序逻辑——锁存器、触发器.pptVIP

第三章 时序逻辑 （3）触发器的翻转延迟时间 tp : 定义为时钟CLK信号幅度50%到触发器Q 端输出信号幅度的50 %的时间间隔。 三、钟控D触发器 七、集成触发器的参数 Q R S Q J K 1 4 2 3 EN Q R S Q J K 1 4 2 3 EN （1）门控JK锁存器（非或门作为基本SR） （2）门控JK锁存器（或非门作为基本SR） Qn 1 0 Qn Qn+1 功 能 表 1 1 1 0 0 1 0 0 J K CP ↓ ↓ ↓ × 1. 负边沿JK触发器 Qn+1＝JQn ＋ KQn JK触发器的状态方程： Qn 1 0 Qn Qn+1 功 能 表 1 1 1 0 0 1 0 0 J K CP ↓ ↓ ↓ × 逻辑图 CP Q R S Q J K 5 2 3 1 6 4 边沿触发器是在时钟信号的某一边沿（上升或下降沿）才对输入信号作出响应并引起状态改变。 CP C J J Q Q ^ K K 逻辑符号 Q R S Q 工作过程分析—(1) 保持状态 负边沿JK触发器 CP Q R S Q J K 5 2 3 1 6 4 当CP=0 时,与非门1、2、3、6 均被封锁，此时 R=S=1,不接受JK输入，触发器输出状态保持不变。 Q R S Q 当CP=1时,