数字电子技术08第七章半导体存储器.pptxVIP

分类：;1. ROM结构原理图;2. 工作原理;3. 看待ROM（存储器）的三个不同的角度 组合逻辑 查找表 (Look-up table) 译码－编码的过程;地 址;编程时VCC和字线电压提高;7.2.3 可擦除可编程只读存储器 一、EPROM(UVEPROM-Ultra Violet) SIMOS: Stacked-gate Injection MOS; 叠栅注入MOS;;(1) 擦除（去除掉浮栅中的电子） 用紫外线或X射线，距管子2厘米处照射15~20分钟； 阳光下1周，荧光灯下3年。;;二、EEPROM/E2PROM 浮栅隧道氧化层MOS FlotoxMOS: Floating gate Tunnel Oxide MOS;EEPROM的编程过程：先擦除，再编程！ (1)擦除就是给浮栅的充电 ，相当于写“1” (2)写入就是将需要写“0”的单元的栅极放电;三、快闪存储器Flash Memory 按结构又分为NOR Flash和NAND Flash。基本单元为SIMOS--叠栅注入MOS，特点是浮栅Gf与衬底间SiO2更薄10~15nm(相比EPROM的30~40nm,E2PROM的20nm)，Gf与源极S有极小的重叠区，即隧道区。下面主要指的是NOR Flash。;擦除（写0）类似E2PROM，基于隧道效应;NOR Flash同一位线上的单元是并联的关系，逻辑上为或非逻辑NOR指的就是或非逻辑的意思;;NOR Flash和NAND Flash的比较;虽然，ROM可读也可写，但写入速度慢，另外写入或擦除操作是有损操作，SIO2绝缘层很薄，随着写操作次数增加，也在不断损耗，一旦绝缘层彻底击穿，将不能再编程。所以可写ROM的编程次数都是有限的，典型次数为100万次(NAND Flash)。;见备注;Kingston 1G SD card;7.3 随机存储器（RAM）;1. 六管CMOS静态存储单元;动态存储单元的电路结构还可以更简单，进一步提高存储密度，降低成本;内存有三种不同的频率指标，它们分别是核心频率、时钟频率和有效数据传输频率。核心频率即为内存Cell阵列的刷新频率，它是内存的真实运行频率；时钟频率即I/O Buffer（输入/输出缓冲）的传输频率；而有效数据传输频率就是指数据传送的频率（即等效频率）。带宽(单位字节)=等效频率×位宽(64 bits) /8。;数据预取技术原理 ;;DRAM芯片组 成的内存模块;7.4 存储器容量的扩展;例：用256字×8位RAM芯片组成1024字×8位存储器。;各片地址分配情况：;7.5 用存储器实现逻辑函数;例子7.5.2 试用ROM实现如下逻辑函数;固定的;7.5.2 可编程逻辑器件—PLD (Programmable Logic Device);PLD设计流程图;PLD按照编程实现原理不同??分为两类：基于乘积项（PT，Product Term）的PLD和基于查找表（LUT，Look Up Table）的PLD。;;;4. CPLD宏单元原理图 ;5. FPGA结构图 ;6. FPGA逻辑单元LE原理图 ;6. I/O单元原理图 ;题[7-3] 某台计算机内存设置为32位地址线，16位并行数据输入/输出，问其最大存储量是多少？;题[7-4] 试用4片4k×8位的RAM芯片组成16k×8位的RAM存储器。;题[7-5] 试用4片2114(1024×4的RAM芯片)和3-8译码器74LS138实现4096×4位的RAM存储器。;LGS (GM) – SDRAM GM72V661641CT7J - GM7 = LGS: Lucky Gold Star GM72V661641CT7J - 1 = FPM or EDO: 2 = SDRAM GM72V661641CT7J- C = 5 volt V = 3.3 volt GM72V661641CT7J-1 = 16 Megabit chip 2 = 128 Megabit chip 5 = 256 Megabit chip 6 = 64 Megabit chip GM72V661641CT7J- Internal Organization: 16162 = 1Meg x 16 (16Mb chip) 1642 = 4Meg x 4 (16Mb chip) 1682 = 2Meg x 2 (16Mb chip) 28164 = 8Meg x 16 (128Mb chip) 2844 = 32Meg x 4 (128Mb chip) 2884 = 16Meg x 8 (128Mb chip 56164 = 16Meg x 16(256Mb chip)