专业课程的设计汉明编译码模块.pptVIP

专业课程设计 汉明编译码模块（软件部分） 冯轩 课题背景 差错控制编码 目的：提高信号传输的可靠性。 方法：增加多余比特，以发现或纠正错误。 汉明编译码的基本原理 汉明码是一种能够纠正一位错码且编码效率较高的线性分组码。汉明码的编码就是将输入的4位信息码加上3位监督码从而编成7位汉明码输出。用a6、a5、a4、a3代表4个信息元，a2、a1、a0三个监督码元可表示为： a2=a6+a5+a4 a1=a6+a5+a3 a0=a6+a4+a3 监督位计算结果 信息位 监督位 信息位 监督位 α6α5α4α3 α2α1α0 α6α5α4α3 α2α1α0 0000 0001 0010 0011 0100 0101 0110 0111 000 011 101 110 110 101 011 000 1000 1001 1010 1011 1100 1101 1110 1111 111 100 010 001 001 010 100 111 汉明译码的方法，可以采用计算校正子，然后确定错误图样并加以纠正的方法。校正子可表示为： s1=a6+a5+a4+a2 s2=a6+a5+a3+a1 s3=a6+a4+a3+a0 S的值与错码位置对应关系 S 错码位置 S 错码位置 001 a0 101 a4 010 a1 110 a5 100 a2 111 a6 011 a3 000 无错 设计目标 设计目标是信号源模块提供一帧24位周期循环的NRZ码，将其输入信道编码模块分组编码过后变为48位已编码数据（为了速率匹配原来7位码前加个0变为8位），经过信道传输，在接收端输入该48信道译码模块最终还原24位原始数据。 设计方案 汉明编、译码电路考虑用CLPD最小系统实现。“汉明编译码”这一模块主要功能简单来说就是码型变换，将输入的特定串行数码变换成另一数码串行输出，其软件编、译码流程大致如下图所示。从图中可以看出，编码、译码过程除了串并、并串转换两个流程是一样的，不同的只是编码和译码的中间流程。 开始 24位串行数据输入转换为6*4位并行数据 6*4位数据编码为6*8位数据并存储 6*8位已编码数据转换为48位串行数据输出 结束 开始 24位串行数据输入转换为3*8位并行数据 3*8位并行数据译码为3*4位并行数据并存储 3*4位并行数据转换为12位串行数据输出 结束 编码流程 译码流程 设计思路 串并、并串转换比较简单，主要通过D触发器级联来移位实现，也可以使用VHDL语言直接编程实现，其中要注意的是串并转换时每移位4次（译码为8次）要输出一个分组脉冲信号，以告知下级进行编译码工作。 编码、译码这一流程考虑使用VHDL语言编写，包括编码的组合逻辑和存储器两部分，要注意的是当存储完一帧的已编码数据后，要输出一使能信号使下级提取数据。 开发调试环境 开发调试环境采用Quartus II 9.0 Quartus II 9.0的设计环境，可以完成Altera CPLD、FPGA和HardCopy ASIC全系列产品的开发，通过VHDL语言和原理图输入，还有编译、仿真、下载等几个简单步骤就可以完成电路的自动化设计。 最终结果表现形式 最终软件程序通过下载到CPLD硬件中后，从信号源输入24位数据，可分别通过编码模块、译码模块后分别用示波器观察编码、译码输出，查看对应波形的情况，或是直接将编码、译码模块级联在一起，直接观察译码模块输出是否为24位原始数据。